KR960000831Y1 - Anti-trembling circuit of osd apparatus - Google Patents
Anti-trembling circuit of osd apparatus Download PDFInfo
- Publication number
- KR960000831Y1 KR960000831Y1 KR2019900021973U KR900021973U KR960000831Y1 KR 960000831 Y1 KR960000831 Y1 KR 960000831Y1 KR 2019900021973 U KR2019900021973 U KR 2019900021973U KR 900021973 U KR900021973 U KR 900021973U KR 960000831 Y1 KR960000831 Y1 KR 960000831Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- synchronization signal
- transistor
- synchronous
- separator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안에 따른 온 스크린 디스플레이 장치의 문자떨림 방지회로를 보이는 도면이다.1 is a view showing a character blur prevention circuit of the on-screen display device according to the present invention.
제 2 도는 제 1 도의 동작상태를 나타낸 각부의 파형도이다.2 is a waveform diagram of each part showing the operating state of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
V1 : 복사방지신호가 삽입된 구간V1: Section where copy protection signal is inserted
V2 : 복사방지신호가 삽입되지 않는 구간V2: Section where copy protection signal is not inserted
V3 : 등화펄스기간 10 : 영상신호처리기V3: Equalization Pulse Period 10: Image Signal Processor
11 : 의사동기믹서 12 : 버퍼11: Pseudosynchronous Mixer 12: Buffer
20 : 동기신호분리기 21 : 수평동기분리부20: sync signal separator 21: horizontal sync separator
22 : 수직동기분리부 30 : 문자처리용 집적회로22: vertical synchronization separator 30: character processing integrated circuit
31 : 믹서 32 : 문자신호발생기31: Mixer 32: Text Signal Generator
40 : 마이콤 50 : 문자떨림 방지회로40: micom 50: character shake prevention circuit
51 : 동기신호발생기 52 : 모노멀티51: synchronization signal generator 52: mono multi
본 고안은 온 스크린 플레이 장치의 문자떨림을 방지하는 회로에 관한 것으로서, 더욱 상세하게는 복사방지 신호가 포함된 프로그램 테이프를 재생할 때 문자가 떨리는 것을 방지하는 OSD(On Screen Display : 이하 OSD라 칭함)의 문자떨림 방지회로에 관한 것이다.The present invention relates to a circuit for preventing character blur of an on-screen play device, and more particularly, OSD (On Screen Display), which prevents characters from shaking when playing a program tape including a copy protection signal. It relates to a character blur prevention circuit of.
일반적으로 비디오신호에서 분리된 수직동기신호 혹은 수평동기신호는 OSD문자를 출력하는 문자신호발생기로 입력된 후, 수평동기신호를 계수하여 화면상에 나타날 문자의 위치를 결정한다. 또한, 수평동기신호가 입력되면, 문자신호발생기에서는 특정시간을 지연시킨 후, 비디오신호의 수평동기신호 사이에 문자신호를 입력하게 된다.In general, a vertical synchronous signal or a horizontal synchronous signal separated from a video signal is input to a text signal generator that outputs OSD characters, and then counts the horizontal synchronous signal to determine the position of a character to appear on the screen. In addition, when the horizontal synchronization signal is input, the character signal generator delays a specific time and inputs the character signal between the horizontal synchronization signals of the video signal.
복사방지신호는 통일된 규격이 없이 비디오 신호의 등화펄스부분에 특정신호로서 삽입되어 있다. 복사방지신호가 삽입되어 있는 경우에 동기신호 분리기는 비디오신호의 페디스탈(pedestal) 레벨 밑으로 내려온 펄스도 수평동기신호로 간주하여 분리하게 된다. 예를들면 수평동기기간에 5개의 복사방지신호가 삽입되어 있는 경우에는 문자신호발생기로 1H 기간에 6개의 수평동기 펄스가 입력된다. 따라서, 7H 기간에 복사방지신호가 삽입되어 있는 경우에는, 매 H당 5개의 펄스가 추가되므로 35개의 펄스가 수평동기신호로 더 카운트되기 때문에, 복사방지신호가 없을 때 보다 수직동기상으로 문자가 35H 앞서 표시되므로 문자떨림 현상이 발생하는 문제점이 있었다.The copy protection signal is inserted as a specific signal in the equalizing pulse portion of the video signal without a unified standard. In the case where the copy protection signal is inserted, the sync signal separator is also regarded as a horizontal sync signal to separate the pulses falling below the pedestal level of the video signal. For example, when five copy protection signals are inserted in the horizontal synchronization period, six horizontal synchronization pulses are input to the character signal generator in the 1H period. Therefore, when the copy protection signal is inserted in the 7H period, since 5 pulses are added every H, 35 pulses are further counted as horizontal synchronization signals. 35H was displayed earlier, there was a problem that the character blurring occurs.
본 고안은 상술한 문제점을 해결하기 위한 것으로서, 등화펄스부분에 삽입되어 있는 복사방지신호가 수평동기신호로 간주되어 문자가 떨리는 것을 방지하기 위하여, 동기신호분리기에서 분리된 수직동기신호를 동기신호발생기와 모노멀티에 입력시켜서 등화펄스기간 동안에만 블랙레벨을 유지하도록 트랜지스터를 구동시키고, 의사동기믹서를 통해 동기분리기에서 수평동기신호만을 분리할 수 있도록 함으로써, OSD장치의 문자떨림 방지회로를 제공함을 그 목적으로 한다.The present invention is to solve the above-described problem, in order to prevent the copying signal is inserted into the equalization pulse is regarded as a horizontal synchronization signal to prevent the shaking character, the synchronization signal generator to separate the vertical synchronization signal separated from the synchronization signal separator And a mono-multi input to drive the transistor to maintain the black level only during the equalization pulse period, and to provide only the horizontal synchronization signal from the synchronous separator through a pseudo synchronous mixer, thereby providing a character shake prevention circuit of the OSD device. The purpose.
이와 같은 목적은 동기신호분리기에서 분리된 수직동기신호를 동기신호발생기에 트리거신호로 입력하여 수직동기신호에 동기일치된 수평동기신호를 얻고, 동기신호분리기에서 분리된 수직동기신호를 모노멀티에 입력시켜 등화펄스기간에만 펄스를 출력하도록 하고, 이 등화펄스기간에만 트랜지스터를 턴온시켜 인버터를 통하여 의사동기믹서에 입력시킨다. 의사동기믹서에서 나온 동기신호는 동기신호분리기에서 수평동기신호만이 분리되어 문자발생기에 입력되기 때문에 수평동기신호의 계수에러를 방지함으로써 달성될 수 있다.For this purpose, the vertical synchronization signal separated from the synchronization signal separator is input to the synchronization signal generator as a trigger signal to obtain a horizontal synchronization signal synchronized with the vertical synchronization signal, and the vertical synchronization signal separated from the synchronization signal separator is input to the mono multiple. A pulse is output only during the equalizing pulse period, and the transistor is turned on only during the equalizing pulse period and input to the pseudo synchronous mixer through the inverter. The synchronizing signal from the pseudo synchronizing mixer can be achieved by preventing the counting error of the horizontal synchronizing signal since only the horizontal synchronizing signal is separated from the synchronizing signal separator and inputted to the character generator.
상기의 목적을 달성하기 위한 본 고안에 따른 테이프의 재생된 신호를 문자처리용 집적회로에 출력시키는 영상신호처리기와, 상기 영상신호처리기의 출력신호를 받아 수평 및 수직동기신호로 분리시키는 동기신호분리기와 마이콤에 연결되어 문자신호데이타를 받아들이고, 상기 동기신호분리기에서 분리된 동기신호에 의해 상기 문자신호데이타를 출력시키는 문자처리용 집적회로를 구비한 온스크린 디스플레이 장치의 문자떨림 방지회로는 상기 동기신호분리기에서 분리된 수직동기신호를 트리거신호로 받아 수직동기신호에 동기일치된 수평동기신호를 발생하는 동기신호발생기 ; 상기 동기신호분리기에서 분리된 수직동기신호를 받아서 복사방지신호가 삽입되어 있는 등화펄스기간에만 펄스를 출력하는 모노멀티 및 ; 트랜지스터 인버터 및 바이어스저항으로 구성되고, 상기 동기신호발생부를 상기 트랜지스터의 콜렉터측에 연결하고, 상기 모노멀티를 상기 트랜지스터의 베이스측에 연결하고, 상기 트랜지스터의 출력측에 상기 인버터와, 상기 바이어스 저항을 연결하여 상기 동기신호발생기로부터 발생된 동기신호가 상기 트랜지스터가 온되는 동안에만 상기 인버터에서 반전되어, 상기 바이어스 저항에 의해 분배된 레벨의 의사동기신호를, 상기 모노멀티로부터 출력된 등화펄스기간에만 상기 영상신호처리기(10)의 의사동기믹서(11)의 입력측에 출력하는 동기신호공급부를 포함하는 것을 특징으로 한다.An image signal processor for outputting a reproduced signal of the tape to the character processing integrated circuit according to the present invention for achieving the above object, and a synchronization signal separator for receiving the output signal of the image signal processor and separating it into horizontal and vertical synchronous signals And a character shake prevention circuit of an on-screen display device having an integrated character processing circuit for receiving text signal data connected to a microcomputer and outputting the text signal data by a sync signal separated by the sync signal separator. A synchronization signal generator for receiving the vertical synchronization signal separated by the separator as a trigger signal and generating a horizontal synchronization signal synchronized with the vertical synchronization signal; Receiving a vertical synchronization signal separated by the synchronization signal separator and outputting a pulse only during an equalization pulse period in which a copy protection signal is inserted; A transistor inverter and a bias resistor, connecting the synchronization signal generator to the collector side of the transistor, connecting the monomulti to the base side of the transistor, and connecting the inverter and the bias resistor to an output side of the transistor. Therefore, the synchronization signal generated from the synchronization signal generator is inverted in the inverter only while the transistor is turned on, so that the pseudo-synchronization signal of the level distributed by the bias resistor is generated only during the equalizing pulse period output from the monomulti. It characterized in that it comprises a synchronization signal supply unit for outputting to the input side of the pseudo-synchronous mixer (11) of the signal processor (10).
이하, 본 고안의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제 1 도는 이 고안에 따른 문자떨림 방지회로가 포함된 회로도로써 테이프의 재생된 신호를 문자처리용 집적회로(30)에 출력시키는 영상신호처리기(10)는 의사동기믹서(11) 및 버퍼(12)로 구성된다. 여기서 의사동기믹서(11)는, 재생신호와 의사동기신호를 입력으로 받아들이고 의사동기믹서(11)의 출력측에는 버퍼(12)가 연결된다. 상기 영상신호처리기(10)의 출력을 받아 수평 및 수직동기신호로 분리시키는 동기신호분리기(20)는 수평동기분리부(21) 및 수직동기분리부(22)로 이루어져 있다. 문자신호데이타와 동기신호에 따라 문자를 화면에 출력시키는 문자처리용 집적회로(30)는 믹서(31) 및 문자신호발생기(32)로 이루어지고, 상기 믹서(31)는 상기 영상신호처리기(10)의 동기신호를 뺀 나머지 출력과 상기 문자신호발생기(32)의 출력을 입력으로 받아들인다. 그리고 문자신호발생기(32)는 상기 동기신호분리기(20)에서 분리된 수평동기신호와 수직동기신호가 인가되게 구성되고 마이콤(40)의 데이터, 클럭, 스트로브 신호를 받아들인다. 문자떨림을 방지하는 문자떨림 방지회로(50)는 동기신호발생기(51), 모노멀티(52), 트랜지스터(Q1), 인버터(I1), 저항(R1), 저항(R2)으로 이루어진 동기신호공급부로 구성되며, 상기 동기신호분리기(20)에서 분리된 수직동기신호가 동기신호발생기(51)와 모노멀티(52)에 인가된다.1 is a circuit diagram including a character shake prevention circuit according to the present invention. The image signal processor 10 for outputting a reproduced signal of a tape to the character processing integrated circuit 30 includes a pseudo synchronous mixer 11 and a buffer 12. It is composed of Here, the pseudo synchronous mixer 11 receives a reproduction signal and a pseudo synchronous signal as inputs, and a buffer 12 is connected to an output side of the pseudo synchronous mixer 11. The synchronous signal separator 20 that receives the output of the image signal processor 10 and separates the horizontal and vertical synchronous signals includes a horizontal synchronous separator 21 and a vertical synchronous separator 22. Character processing integrated circuit 30 for outputting characters on the screen according to the text signal data and the synchronization signal is composed of a mixer 31 and a character signal generator 32, the mixer 31 is the image signal processor 10 The output of the character signal generator 32 and the remaining output except for the synchronization signal of the " In addition, the character signal generator 32 is configured to receive the horizontal synchronous signal and the vertical synchronous signal separated by the synchronous signal separator 20 and receive the data, clock, and strobe signals of the microcomputer 40. The character shaking prevention circuit 50 which prevents character shaking comprises a synchronization signal generator 51, a monomulti 52, a transistor Q1, an inverter I 1 , a resistor R 1 and a resistor R 2 . It is composed of a synchronization signal supply unit, the vertical synchronous signal separated by the synchronous signal separator 20 is applied to the synchronous signal generator 51 and the mono multi (52).
수평동기신호를 발생시키는 동기신호발생기(51)는 트랜지스터(Q1)의 콜렉터측에 연결되고, 등화펄스기간에만 펄스를 발생시키는 모노멀티(52)는 트랜지스터(Q1)의 베이스측에 연결된다. 또한, 트랜지스터(Q1)의 출력측에는 인버터(I1)와 바이어스 분배저항(R1), (R2)이 통하게 연결된다. 상기 동기신호발생기(51)에서 발생한 동기신호는 트랜지스터(Q1)가 턴온되는 동안 인버터(I1)에서 반전되어 저항(R1), (R2)에 의해 분배된 레벨의 의사동기신호가 만들어지며, 상기 영상신호처리기(10)의 의사동기믹서(11)의 입력측에 인가되게 구성한 것이다.The synchronization signal generator 51 for generating a horizontal synchronization signal is connected to the collector side of the transistor Q1, and the monomulti 52 for generating a pulse only during the equalizing pulse period is connected to the base side of the transistor Q1. In addition, the inverter I 1 , the bias distribution resistors R 1 , and R 2 are connected to the output side of the transistor Q1. The synchronizing signal generated by the synchronizing signal generator 51 is inverted in the inverter I 1 while the transistor Q1 is turned on to generate a pseudo synchronizing signal having a level distributed by the resistors R 1 and R 2 . It is configured to be applied to the input side of the pseudo-synchronous mixer 11 of the video signal processor 10.
이와 같이 구성된 이 고안의 동작을 설명하면 다음과 같다.Referring to the operation of this invention configured as described as follows.
영상신호처리기(10)에서 제 2 도의 (a)와 같은 파형이 출력되면 동기신호는 동기신호분리기(20)에 의해 수직동기신호와 수평동기신호로 분리된다. 분리된 수직동기신호는 제 2 도의 (b)와 같은 파형을 나타내며 문자신호발생기(32)와 동기신호발생기(51), 모노멀티(52)로 출력된다.When the waveform as shown in FIG. 2A is output from the image signal processor 10, the synchronization signal is separated into a vertical synchronization signal and a horizontal synchronization signal by the synchronization signal separator 20. The separated vertical synchronizing signal has a waveform as shown in FIG. 2 (b) and is output to the character signal generator 32, the synchronizing signal generator 51, and the mono multi 52.
트리거신호 상태로 상기의 수직동기신호를 받은 동기신호발생기(51)는 수직동기신호에 동기일치된 제 2 도의 (d)와 같은 수평동기신호를 발생시킨다. 또한, 상기의 수직동기신호를 받는 모노멀티(52)는 복사방지신호가 삽입되어 있는 등화펄스기간에만 제 2 도의 (c)와 같은 펄스출력을 발생시킨다. 상기 모노멀티(52)의 출력을 받아 동작되는 트랜지스터(Q1)에 인버터(I1)를 연결하여 동작신호를 반전시켜 제 2 도의 (e)와 같은 의사동기신호를 생성시킨다. 상기의 의사동기신호는 상기의 영상신호처리기(10)의 의사동기믹서(11)에 입력시킨다.The synchronizing signal generator 51 which has received the vertical synchronizing signal in the trigger signal state generates a horizontal synchronizing signal as shown in (d) of FIG. 2 synchronized with the vertical synchronizing signal. In addition, the mono-multi 52 that receives the vertical synchronization signal generates a pulse output as shown in FIG. 2C only in the equalization pulse period in which the copy protection signal is inserted. An inverter I 1 is connected to a transistor Q1 operated by receiving the output of the monomulti 52 to invert an operation signal to generate a pseudo synchronous signal as shown in FIG. The pseudo synchronous signal is input to the pseudo synchronous mixer 11 of the image signal processor 10.
상기의 영상신호처리기(10)에서 출력된 동기신호는 동기신호분리기(20)에서 수평동기신호만 분리되어 계수에러가 방지되며, 분리된 동기신호와 마이콤(40)에 연결된 문자신호데이타에 따라 문자처리용 집적회로(30)에서 문자떨림이 없는 문자를 표시할 수 있다.The synchronous signal output from the image signal processor 10 is separated from the horizontal synchronous signal by the synchronous signal separator 20 to prevent counting errors, and according to the separated synchronous signal and the text signal data connected to the microcomputer 40, In the integrated circuit 30 for processing, characters without text blur can be displayed.
상술한 바와 같이 본 고안에 따른 문자떨림 방지회로는 복사방지신호가 포함된 프로그램 테이프를 재생할 때, 복사방지신호를 수평동기신호로 간주함으로 인해 발생되는 문자떨림현상을 동기신호분리기에서 분리된 수직동기신호를 동기신호발생기와 모노멀티와 트랜지스터를 이용하여 의사동기신호를 영상신호처리기에 출력하고, 영상신호처리기에서 출력된 동기신호는 동기신호분리기에서 수평동기신호만을 분리함으로써 계수에러를 방지하여 문자떨림을 방지할 수 있다.As described above, in the character blur prevention circuit according to the present invention, when the program tape including the copy protection signal is reproduced, the character synchronization caused by the copy protection signal is regarded as a horizontal synchronization signal. The signal is output to the video signal processor by using the synchronization signal generator, mono-multi, and transistor, and the synchronization signal output from the video signal processor separates the horizontal synchronization signal from the synchronization signal separator to prevent counting errors. Can be prevented.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900021973U KR960000831Y1 (en) | 1990-12-31 | 1990-12-31 | Anti-trembling circuit of osd apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900021973U KR960000831Y1 (en) | 1990-12-31 | 1990-12-31 | Anti-trembling circuit of osd apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920014265U KR920014265U (en) | 1992-07-27 |
KR960000831Y1 true KR960000831Y1 (en) | 1996-01-31 |
Family
ID=19308607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900021973U KR960000831Y1 (en) | 1990-12-31 | 1990-12-31 | Anti-trembling circuit of osd apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960000831Y1 (en) |
-
1990
- 1990-12-31 KR KR2019900021973U patent/KR960000831Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920014265U (en) | 1992-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0544235B2 (en) | ||
JP3252228B2 (en) | Field format display signal generator | |
JP2975796B2 (en) | Character display device | |
KR960000831Y1 (en) | Anti-trembling circuit of osd apparatus | |
KR890005217B1 (en) | Character signal generator | |
US5133008A (en) | Image signal processing device | |
JPH07162808A (en) | Device and method for processing video signal and video signal recording and reproducing device | |
GB2221119A (en) | Video muting system for a video cassette recorder combined with a video camera | |
KR840008158A (en) | Synchronous Display | |
KR910001515B1 (en) | Card picture-in picture generating circuit for tv and vtr | |
KR100729451B1 (en) | Display apparatus and control method thereof | |
KR940011875B1 (en) | Horizontal synchronizing signal separation circuit | |
JP3026502B2 (en) | Pulse generation circuit | |
KR960003443B1 (en) | Letter display apparatus | |
KR960004815B1 (en) | Osd character anti-shaking circuit of monitor | |
KR200141097Y1 (en) | A circuit for preventing word-waving | |
KR0128091Y1 (en) | Osd synchronization stabilizing circuit at the time of multi-function | |
KR0124601B1 (en) | Apparatus for eliminating a noise of vertical sync. signal in tft-lcd tv | |
JPH02246685A (en) | Synchronous signal generator | |
KR19980075795A (en) | Vertical Synchronization Stabilization Circuit of Video Signal Indicator | |
KR930004034Y1 (en) | Video(screen) jitter fixing circuit at converting velosity play for video tape recorder | |
JPS6018074A (en) | Processing circuit of field signal | |
KR940001390Y1 (en) | Picture-in-picture system for tv receiver | |
KR900007907B1 (en) | Synchronizing protecting circuit for video system | |
JP3475773B2 (en) | Video signal processing device and liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20031230 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |