KR950024210A - 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법 - Google Patents

반도체 메모리장치의 내부전원전압 발생회로 및 그 방법 Download PDF

Info

Publication number
KR950024210A
KR950024210A KR1019940000515A KR19940000515A KR950024210A KR 950024210 A KR950024210 A KR 950024210A KR 1019940000515 A KR1019940000515 A KR 1019940000515A KR 19940000515 A KR19940000515 A KR 19940000515A KR 950024210 A KR950024210 A KR 950024210A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
level
memory device
internal voltage
Prior art date
Application number
KR1019940000515A
Other languages
English (en)
Other versions
KR0137343B1 (ko
Inventor
김병철
한진만
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940000515A priority Critical patent/KR0137343B1/ko
Publication of KR950024210A publication Critical patent/KR950024210A/ko
Application granted granted Critical
Publication of KR0137343B1 publication Critical patent/KR0137343B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리장치의 내부전압 발생회로에 있어서, 제1입력노드 및 제2입력노드에 기준전압 및 내부전압을 입력하며, 방전 노드가 메모리 장치의 동작 개시를 알리는 동작제어신호에 의하여 방전을 개시함으로써 상기 기준전압 및 내부 전압의 차를 증폭하는 차동증폭기를 구비하는 반도체 메모리 장치의 내부전압 발생 회로에 있어서, 외부에서 공급되는 전원전압의 전압 레벨에 대응하여 상기 방전노드의 방전능력을 제어하기 위한 전류 패스 스위칭 수단을 더 구비함을 특징으로 한다. 본 발명에 의하여 외부에서 입력되는 전원전압의 전압 레벨에 적응적으로 동작하여 내부전압 발생회로가 안정적으로 동작할 수 있을뿐만 아니라, 내부전압 출력단의 전압 변동에 대응하여 일정한 전압 레벨의 유지하는 내부전압을 발생시킬 수 있고, 전압 회복 시간 또한 빠르게 되는 효과가 있다.

Description

반도체 메모리장치의 내부전원전압 발생회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 내부 전원전압 발생회로를 보이는 도면,
제4도는 전원전압변화에 따른 감지회로의 출력 레벨을 보이는 도면.

Claims (10)

  1. 제1입력노드 및 제2입력노드에 기준전압 및 내부전압을 입력하며, 방전 노드가 메모리 장치의 동작 개시를 알리는 동작제어신호에 의하여 방전을 개시함으로써 상기 기준전압 및 내부전압의 차를 증폭하는 차동증폭기를 구비하는 반도체 메모리장치에 있어서, 외부에서 공급되는 전원전압의 전압 레벨에 대응하여 상기 방전노드의 방전 능력을 제어하기 위한 전류 패스 스위칭 수단을 더 구비함을 특징으로 하는 반도체 메모리 장치의 내부전압 발생회로.
  2. 제1항에 있어서, 상기 전류 패스 스위칭 수단은 상기 전원전압의 전압 레벨이 고레벨인 경우 동작 비활성화되며, 상기 전원전압의 전압 레벨이 저레벨인 경우 동작 활성화되어 상기 고레벨인 경우보다 전류를 더 많이 흐르게 함을 특징으로 하는 내부전압 발생회로.
  3. 제1항에 있어서, 상기 전류 패스 스위칭 수단은 상기 외부 전원전압을 분압한 분압 신호에 의해 대응되어 발생하며 상기 내부전압을 입력하여 상기 전원전압의 레벨과는 반전된 레벨의 감지 신호에 따라 동작함을 특징으로 하는 반도체 메모리 장치의 내부전압 발생회로.
  4. 제1입력노드 및 제2입력노드에 기준전압 및 내부전압을 입력하며, 방전 노드가 메모리 장치의 동작 개시를 알리는 동작제어신호에 의하여 방전을 개시함으로써 상기 기준전압 및 내부전압의 차를 증폭하는 차동증폭기를 구비하는 반도체 메모리 장치에 있어서, 상기 전원전압을 분압하여 분압 신호를 출력하는 분압 수단과, 상기 분압 신호에 의해 제어되어 감지 신호를 출력하는 감지 수단과, 상기 감지 신호에 대응하여 상기 방전노드의 방전능력을 제어하기 위한 전류 패스 스위칭 수단을 더 구비함을 특징으로 하는 내부전압 발생회로.
  5. 제4항에 있어서, 상기 분압 수단은 상기 전원전압과 접지전압 사이에 직렬 연결된 저항 소자로 이루어짐을 특징으로 하는 내부전압 발생회로.
  6. 제4항에 있어서, 상기 감지 수단은 상기 내부전압을 입력하여, 상기 분압 신호의 신호 레벨을 반전하여 출력함을 특징으로 하는 내부전압 발생회로.
  7. 제4항에 있어서, 상기 전류 패스 스위칭 수단은 상기 감지 신호에 대응하여 상기 전원전압의 전압 레벨이 고레벨인 경우 동작 비활성화되머, 상기 전원전압의 전압 레벨이 저레벨인 경우 동작 활성화되어 상기 고레벨인 경우보다 전류를 더 많이 흐르게 함을 특징으로 하는 내부전압 발생회로.
  8. 방전노드가 메모리 장치의 동작 개시를 알리는 제어신호에 의해 인에이블되어 제1입력노드 및 제2입력노드에 입력되는 기준전압 및 내부전압을 차동증폭하는 과정을 구비하는 반도체 메모리 장치 내부전압 발생방법에 있어서, 상기 방전노드의 방전능력을 제어하기 위하여 외부에서 입력되는 전원전압의 전압 레벨에 대응하여 전류 패스를 형성하거나 또는 차단하는 전류 패스 스위칭 과정을 더 구비함을 특징으로 하는 내부전압 발생방법.
  9. 제8항에 있어서; 상기 전류 패스는 상기 전원전압의 전압 레벨이 고레벨인 경우 차단되며, 상기 전원 전압의 전압 레벨이 저레벨인 경우 형성됨을 특징으로 하는 반도체 메모리 장치의 내부전압 발생방법.
  10. 제8항에 있어서, 상기 전류 패스는 상기 외부 전원전압을 분압한 분압 신호에 의해 대응되어 발생하며 상기 내부전압을 입력하여 상기 전원전압의 레벨과는 반전된 레벨의 감지 신호에 따라 형성 또는 차단됨을 특징으로 하는 반도체 메모리 장치의 내부전압 발생방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000515A 1994-01-13 1994-01-13 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법 KR0137343B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940000515A KR0137343B1 (ko) 1994-01-13 1994-01-13 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000515A KR0137343B1 (ko) 1994-01-13 1994-01-13 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR950024210A true KR950024210A (ko) 1995-08-21
KR0137343B1 KR0137343B1 (ko) 1998-04-29

Family

ID=19375602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000515A KR0137343B1 (ko) 1994-01-13 1994-01-13 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법

Country Status (1)

Country Link
KR (1) KR0137343B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442495B1 (ko) * 1996-09-05 2004-11-26 주식회사 하이닉스반도체 내부강압회로
KR100743625B1 (ko) * 2005-06-27 2007-07-27 주식회사 하이닉스반도체 내부전압 발생기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010141B1 (ko) * 2004-07-16 2011-01-24 주식회사 하이닉스반도체 차동증폭기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442495B1 (ko) * 1996-09-05 2004-11-26 주식회사 하이닉스반도체 내부강압회로
KR100743625B1 (ko) * 2005-06-27 2007-07-27 주식회사 하이닉스반도체 내부전압 발생기

Also Published As

Publication number Publication date
KR0137343B1 (ko) 1998-04-29

Similar Documents

Publication Publication Date Title
US5243231A (en) Supply independent bias source with start-up circuit
KR960002354A (ko) 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
KR970066781A (ko) 기준 전압원 회로 및 전압 피드백 회로
KR970004279A (ko) 아날로그 방식의 발진회로
KR20000000932A (ko) 기준전압 발생기의 스타트 업 회로
KR950020034A (ko) 안정화 전원회로
KR950024210A (ko) 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
US3460000A (en) Stabilized control circuit
KR100550637B1 (ko) 저전압 감지기를 내장한 고전압 검출기
KR970063246A (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR960032904A (ko) 감지된 레벨에 따라 전압을 발생하는 내부전압발생회로
JP2724190B2 (ja) 集積メモリ回路
KR970028955A (ko) 반도체 장치
KR890016571A (ko) 차아지업 및 디스차아지업 회로를 이용한 기준전압 발생회로
KR920010295A (ko) 전류 임계 검출기 회로
KR940001552A (ko) 톱니파 발진기
KR970013635A (ko) 가변 리액턴스 회로
KR100253566B1 (ko) 이중레벨 감지에 의한 전압변동 제어장치
KR960039004A (ko) 반도체 메모리장치의 퓨즈 상태 감지회로
KR19990024891A (ko) 파워 업 회로
KR970008810A (ko) 전원 공급 회로
KR970017591A (ko) 반도체 메모리장치의 백바이어스전압 제어방법
KR19990041488A (ko) 반도체 소자의 기준전압 발생장치
KR200205163Y1 (ko) 플래시 메모리의 내부 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee