KR950022324A - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR950022324A
KR950022324A KR1019940037714A KR19940037714A KR950022324A KR 950022324 A KR950022324 A KR 950022324A KR 1019940037714 A KR1019940037714 A KR 1019940037714A KR 19940037714 A KR19940037714 A KR 19940037714A KR 950022324 A KR950022324 A KR 950022324A
Authority
KR
South Korea
Prior art keywords
integrated circuit
fst
pulse
synchronization
fsr
Prior art date
Application number
KR1019940037714A
Other languages
English (en)
Other versions
KR0149898B1 (ko
Inventor
헤이즈 에버트 벤자민
헨리 바이덴 로버트
조셉 지메니 2세 에드워드
Original Assignee
제이. 에이취. 폭스
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이. 에이취. 폭스, 에이 티 앤드 티 코포레이션 filed Critical 제이. 에이취. 폭스
Publication of KR950022324A publication Critical patent/KR950022324A/ko
Application granted granted Critical
Publication of KR0149898B1 publication Critical patent/KR0149898B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

부호 복호기와 여러 다른 형태의 통신 장치는 적절한 시간에 디지탈 정보를 송수신하기 위해 이들을 인에이블할 타임밍 정보를 요한다. 단일 집적 회로상의 다중 부호 복호기(예,101ㆍㆍㆍㆍ104)의 경우에, 이것은 각 부호 복호기에 대해 각각의 송수신 프레임 동기 펄스(예, FST0ㆍㆍㆍFST3; FST0ㆍㆍㆍFST3)를 제공하기 위해, 일반적으로 충당한 단자를 필요로 한다. 선택적으로, 내부 레지스터가 송수신 타이밍 정보와 로드될 수 있도록 마이크로 프로세서 인터레이스가 포함된다. 그러난 상기 접근은 타이밍 유용성을 제한한다. 본 발명에 있어서, "프레임 동기 분리 펄스 (FSEP)"는 송수신 동기 펄스 사이에 시간내에 분리를 얻기 위해 집적회로(예,301)에 공급된다. 이런 방법으로 동기에 필요한 집적 회로 단자의 수를 감소시킬 수 있다.

Description

집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 예시적인 실시예도.
제4도는 프레임 타임 슬롯과 예시적인 펄스를 갖는 타이밍 다이어그램도.

Claims (5)

  1. 수신 및 송신 동기 펄스(예, FSR0ㆍㆍㆍFSR3; FST0ㆍㆍㆍFST3)를 다중 통신장치(예,302ㆍㆍ305)각각에 공급하는 경우에, 디지탈 신호를 각각 송신하고 수신하는 다중통신장치(예,302ㆍㆍ305)를 포함하는 집적회로(예,301)에 있어서, 상기 집적회로가 상기 수신 및 송신동기 펄스중 소정의 판 펄스를 수신하는 수단과, 소정의 지연시간을 갖는 프레임 분리등기 펄스(예,FSEP)를 수신하는 수단 및, 상기 수신 및 송신 동기 펄스중 다른 한 펄스를 발생하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기 통신 장치는 부호 복호기(DODECS)인 것을 특징으로 하는 집적회로.
  3. 제1항에 있어서, 상기 발생 수단이 시스템 클럭 신호(예, MCLK)를 수신하고 상기 스페임 분리동기 펄스의 지연시간을 카운트 하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  4. 제1항에 있어서, 상기 직접회로에 의해서 수신된 상기 동기펄스는 동기펄스(예, FST0ㆍㆍㆍFST3)를 송신하고, 상기 집적 회로에 의해 발생된 상기 펄스는 동기펄스(예, FSR0ㆍㆍㆍFSR3)를 수신하는 것을 특징으로 하는 집적회로.
  5. 제1항에 있어서, 상기 직접 회로에 의해 수신된 상기 동기 펄스는 동기펄스 (예, FSR0ㆍㆍㆍFSR3)를 수신하고, 상기 직접 회로에 의해 발생된 상기 펄스는 동기펄스 (예, FST0ㆍㆍㆍFST3)를 송신하는 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037714A 1993-12-30 1994-12-28 집적회로 KR0149898B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US175,888 1993-12-30
US08/175,888 US5481574A (en) 1993-12-30 1993-12-30 Synchronization of multiple transmit/receive devices

Publications (2)

Publication Number Publication Date
KR950022324A true KR950022324A (ko) 1995-07-28
KR0149898B1 KR0149898B1 (ko) 1999-05-15

Family

ID=22642077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037714A KR0149898B1 (ko) 1993-12-30 1994-12-28 집적회로

Country Status (5)

Country Link
US (1) US5481574A (ko)
EP (1) EP0661839B1 (ko)
JP (1) JP3088260B2 (ko)
KR (1) KR0149898B1 (ko)
DE (1) DE69433573T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0174596B1 (ko) * 1995-05-10 1999-04-01 김광호 교환시스템의 망동기제어를 위한 클럭수신회로
US6108389A (en) * 1997-12-11 2000-08-22 Motorola, Inc. Synchronization of internal coder-decoders of multiple microprocessors
US6600740B1 (en) * 1998-10-03 2003-07-29 Ericsson Inc Voice quality optimization on multi-codec calls
TW452956B (en) 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US6754295B1 (en) 2000-04-07 2004-06-22 Comrex Corporation Method and apparatus for synchronizing data transmission and reception over a network
DE10148878B4 (de) * 2001-10-04 2006-03-02 Siemens Ag System und Verfahren zum Übertragen digitaler Daten
US7512201B2 (en) * 2005-06-14 2009-03-31 International Business Machines Corporation Multi-channel synchronization architecture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3632882A (en) * 1970-05-15 1972-01-04 Gen Datacomm Ind Inc Synchronous programable mixed format time division multiplexer
US3989889A (en) * 1975-04-02 1976-11-02 Sonex International Corporation Digital dissolver
US4288870A (en) * 1978-02-02 1981-09-08 Trw, Inc. Integrated telephone transmission and switching system
US4234956A (en) * 1978-10-11 1980-11-18 The General Electric Company Limited Digital relay systems
JPS6030135B2 (ja) * 1979-05-30 1985-07-15 富士通株式会社 Ｐｃｍ伝送装置のａ／ｄ・ｄ／ａ変換器
US4606023A (en) * 1984-05-31 1986-08-12 Applied Dynamic Research, Inc. Guard time elimination in a time-division multiplexed, active star-coupled, half-duplex mode, synchronous communications network
US5046067A (en) * 1988-10-24 1991-09-03 Reliance Comm/Tec Corporation Digital transmission system
JPH0693667B2 (ja) * 1988-08-03 1994-11-16 富士通株式会社 同期多重方式
JP2766083B2 (ja) * 1991-01-22 1998-06-18 日本電気アイシーマイコンシステム株式会社 コーデック

Also Published As

Publication number Publication date
US5481574A (en) 1996-01-02
EP0661839B1 (en) 2004-02-25
EP0661839A3 (en) 1995-12-13
EP0661839A2 (en) 1995-07-05
KR0149898B1 (ko) 1999-05-15
JP3088260B2 (ja) 2000-09-18
JPH07221746A (ja) 1995-08-18
DE69433573T2 (de) 2004-12-16
DE69433573D1 (de) 2004-04-01

Similar Documents

Publication Publication Date Title
GB1395645A (en) Asynchronous data buffers
EP0206319A3 (en) Data encoding/decoding circuit
KR980007258A (ko) 범용 마이컴을 이용한 아이 스퀘어 씨(i²c)통신 장치
EP1014615A3 (en) Full duplex transmission
KR950022324A (ko) 집적회로
KR950002270A (ko) 디지털 코드리스전화장치
GB2355152B (en) Receiving after waiting system
SU1755387A1 (ru) Устройство синхронизации по циклам
SU1172047A1 (ru) Устройство дл передачи и приема цифровых сигналов
JPS6473946A (en) Data relay system
SU625311A1 (ru) Устройство дл передачи и приема двоичной информации
RU1771075C (ru) Устройство приема двоичной информации в последовательном коде
SU1495998A1 (ru) Преобразователь кода
JPS6459449A (en) Asynchronous signal synchronizing circuit
SU1388865A2 (ru) Устройство дл обслуживани запросов
JPS5690656A (en) Wire transmission system
JPS573447A (en) Time division multidimension connecting device
SU1363479A1 (ru) Устройство дл формировани международного телеграфного кода N2
SU847509A1 (ru) Декодер
SU1651285A1 (ru) Многоканальное устройство приоритета
SU1478379A1 (ru) Устройство приема стартстопных кодовых сигналов
KR940013281A (ko) 델타변조방식 교환시스템의 듀얼 샘플링레이트 제어회로
SU1372624A1 (ru) Преобразователь кода
KR100210901B1 (ko) 데이타 송수신 시스템의 데이타 보정회로
KR960027475A (ko) 동기 및 루프스위칭회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 17

EXPY Expiration of term