Claims (7)
일반적인 MOS 구조에서 디램셀을 형성함에 있어서, 예정된 부위에 필드산화막, 활성영역, 워드라인, 소오스/드레인 영역 및 비트라인을 형성시킨 후, 평탄화된 표면 상부에 전하저장전극이 형성될 부위에 저장전극 콘택홀을 형성하는 공정과, 불순물이 도핑된 다결정실리콘막으로 제1도전층을 형성하는 공정과, 상기 제1도전층의 상부에 제1산화막을 증착하는 공정과, 전체구조상부에 저장전극 마스크용 감광막패턴을 형성하고 상기 감광막패턴을 사용하여 제1산화막을 식각하여 제1산화막패턴을 형성한 다음, 상기 감광막패턴을 제거하는 공정과, 상기 제1산화막패턴을 마스크로 하여 제1도전층의 일부만을 식각하고 제1산화막을 제거하는 공정과, 전체구조상부에 제2산화막을 일정두께 증착하는 공정과, 상기 제2산화막을 이방성식각하여 산화막 스페이서를 형성하는 공정과, 상기 산화막 스페이서를 마스크로 하여 하부의 제1도전층을 식각하여 한개의 실린더 구조를 갖는 실린더형 저장전극을 형성하는 공정과, 상기 실린더형 저장전극을 포함한 전체상부구조에 불순물이 도핑되지 않은 다결정실리콘막을 제2도전층으로 증착하는 공정과, 전체상부구조를 이방성식각하여 다결정실리콘 스페이서를 형성하는 공정과, 습식방법으로 상기 산화막 스페이서를 제거한 다음, 다결정실리콘 습식식각 용액을 사용하여 불순물이 도핑되어 있는 제1도전층의 기둥부만을 식각함으로써 고축전이 가능한 이중실린더형 저장전극을 형성하는 공정을 포함하는 디램셀의 저장전극 형성방법.In forming a DRAM cell in a general MOS structure, after forming a field oxide film, an active region, a word line, a source / drain region and a bit line in a predetermined region, a storage electrode is formed in a region where a charge storage electrode is to be formed on the planarized surface. Forming a contact hole, forming a first conductive layer with an impurity doped polysilicon film, depositing a first oxide film on top of the first conductive layer, and storing a storage electrode mask over the entire structure Forming a photoresist pattern and etching the first oxide film using the photoresist pattern to form a first oxide pattern, and then removing the photoresist pattern, and using the first oxide pattern as a mask, Etching only a portion and removing the first oxide film, depositing a second oxide film on the entire structure to a predetermined thickness, and anisotropically etching the second oxide film And forming a cylindrical storage electrode having a single cylinder structure by etching the lower first conductive layer using the oxide spacer as a mask, and an impurity in the entire upper structure including the cylindrical storage electrode. Depositing the undoped polysilicon film as a second conductive layer, anisotropically etching the entire upper structure to form a polysilicon spacer, removing the oxide spacer by a wet method, and then using a polysilicon wet etching solution. Forming a double-cylinder type storage electrode capable of high power storage by etching only the pillar portion of the first conductive layer doped with impurities.
제1항에 있어서, 상기 제1산화막은 그 두께를 500Å-1000Å으로 하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.The method of claim 1, wherein the first oxide film has a thickness of 500 mW-1000 mW.
제1항에 있어서, 상기 제1도전층 식각시 그 두께는 1000Å-2000Å으로 하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.2. The method of claim 1, wherein the first conductive layer is etched in a thickness of 1000 ns to 2000 ns.
제1항에 있어서, 상기 제2산화막은 그 두께를 1000Å-2000Å으로 하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.The method of claim 1, wherein the second oxide film has a thickness of 1000 mW-2000 mW.
제1항에 있어서, 상기 제2도전층 식각시 그 두께는 500Å-2000Å으로 하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.The method of claim 1, wherein the second conductive layer is etched at a thickness of 500 ns to 2000 ns.
제1항에 있어서, 상기 다결정실리콘 습식식각용액은 질산, 초산, 불산 및 D·I로 형성된 것을 사용하며 도프된 다결정실리콘과 도프되지 않은 다결정실리콘의 식각선택비가 30-60:1이 되도록 하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.The method of claim 1, wherein the polysilicon wet etching solution is formed of nitric acid, acetic acid, hydrofluoric acid and D-I, and the etch selectivity of the doped polycrystalline silicon and undoped polycrystalline silicon is 30-60: 1 A storage electrode forming method of a DRAM cell.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.