KR950015734A - Lead frame and manufacturing method of semiconductor device having the lead frame - Google Patents

Lead frame and manufacturing method of semiconductor device having the lead frame Download PDF

Info

Publication number
KR950015734A
KR950015734A KR1019930023496A KR930023496A KR950015734A KR 950015734 A KR950015734 A KR 950015734A KR 1019930023496 A KR1019930023496 A KR 1019930023496A KR 930023496 A KR930023496 A KR 930023496A KR 950015734 A KR950015734 A KR 950015734A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor package
outer leads
insulating tape
lead
Prior art date
Application number
KR1019930023496A
Other languages
Korean (ko)
Inventor
오세혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930023496A priority Critical patent/KR950015734A/en
Publication of KR950015734A publication Critical patent/KR950015734A/en

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 성형수지로 성형된 반도체 패키지의 일방향으로 돌출되는 외측 리이드들이 절연성 테이프에 의해 리드 프레임의 본체에 지지되는 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame in which outer leads protruding in one direction of a semiconductor package molded from a molding resin are supported by a main body of a lead frame by an insulating tape and a method of manufacturing a semiconductor device having the lead frame.

이 발명은 가드링 패키지를 구성하는 리드프레임의 규모가 증대하여 취급상의 어려움이 증가되고, 성형장치의 규모가 제한되어 생산성이 저하되며, 절단 ·절곡 공정단계가 세분화되어 설비투자의 부담이 증가하는 한편, 가드링 패키지의 테스트를 위한 별도의 소켓이 필요하게 되는 문제점을 해소하기 위하여 반도체 패키지의 일방향으로 돌출되는 외측 리이드들을 절연성 테이프로 접착시켜 반도체 패키지를 테스트하는 동안 리이드들을 전기적으로 절연시킴과 동시에 지지하며 외측 리이드들의 변형을 방치시키고자 하는 데 목적이 있다.In the present invention, the lead frame constituting the guard ring package increases the difficulty of handling, the size of the molding apparatus is limited, the productivity is reduced, the cutting and bending process steps are subdivided and the burden of equipment investment increases. Meanwhile, in order to solve the problem that a separate socket for testing the guard ring package is required, the outer leads protruding in one direction of the semiconductor package are bonded with insulating tape to electrically insulate the leads while testing the semiconductor package. It aims to support and to prevent deformation of the outer leads.

이 발명은 슬리트 바와 근접한 영역의 외측 리이드들과, 외측 리이드들중 양끝에 있는 외측 리이드들과 인접한 영역의 리드프레임 본체에 절연성 테이프를 접착시키는 것을 특징으로 하며 가드링을 대신하여 절연성 테이프를 이용하여 리드프레임의 각 단위별 규모를 일반적인 리드프레임의 각 단위볕 크기와 동일하게 할 수 있고, 반도체 패키지의 조립공정을 단순화할 수 있으며, 프로우브 카드를 이용하여 외측 리이드의 변형을 방지하면서 테스트할 수 있는 효과를 갖는다.The present invention is characterized in that the insulating tape is bonded to the outer leads in the region adjacent to the slit bar and the lead frame body in the region adjacent to the outer leads at both ends of the outer leads. An insulating tape is used instead of the guard ring. Therefore, the size of each unit of the lead frame can be the same as the size of each unit of the general lead frame, the assembly process of the semiconductor package can be simplified, and the probe can be tested while preventing the deformation of the outer lead. Has the effect.

Description

리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법Lead frame and manufacturing method of semiconductor device having the lead frame

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 이 방법에 따른 리드프레임의 구조를 부분적으로 나타내는 평면도.2 is a plan view partially showing the structure of a leadframe according to this method.

Claims (11)

칩이 탑재되는 다이패드와, 상기 칩의 전극단자에 전기적으로 각각 접속되는 내측 리이드와, 상기 내측 리이드에 각각 대응하는 외측 리이드와, 상기 외측 리이드들을 공통 연결하는 슬리트 바를 갖는 리드 프레임에 있어서, 양끝에 있는 외측 리이드들과 인접한 영역의 리드 프레임을 접착하는 절연성 테이프가 포함되는 것을 특징으로 하는 리드 프레임.A lead frame having a die pad on which a chip is mounted, an inner lead electrically connected to an electrode terminal of the chip, an outer lead corresponding to each of the inner leads, and a slit bar for commonly connecting the outer leads, And an insulating tape for adhering the lead frame of the region adjacent to the outer leads at both ends. 제1항에 있어서, 상기 리드프레임의 중앙상부에 형성되는 반도체 패키지의 모서리에는 상기 반도체 패키지를 상기 리드프레임에 지지시켜주는 서브바가 각각 형성되는 것을 특징으로 하는 리드프레임.The lead frame according to claim 1, wherein sub-bars supporting the semiconductor package to the lead frame are formed at corners of the semiconductor package formed on the center of the lead frame. 제2항에 있어서, 상기 서브바는 상기 반도체 패키지의 모서리에 3개이상 형성되는 것을 특징으로 하는 리드 프레임.The lead frame according to claim 2, wherein at least three subbars are formed at edges of the semiconductor package. 제1항 또는 제2항에 있어서, 상기 서브바는 상기 다이패드를 지지하는 써포트바와 서로 분리되어 있는 것을 특징으로 하는 리드프레임.The lead frame according to claim 1 or 2, wherein the subbars are separated from the support bars supporting the die pads. 제1항 또는 제2항에 있어서, 상기 서브바는 절연 테이프에 의해 상기 다이패드를 지지하는 써포트 바와 함께 지지되는 것을 특징으로 하는 리드프레임.The leadframe according to claim 1 or 2, wherein the subbar is supported together with a support bar supporting the die pad by insulating tape. 제1항에 있어서, 상기 리드프레임에는 테스트 공정에서 고정되는 위치를 정확하게 일치시키기 위한 관통구멍이 형성되는 것을 특징으로 하는 리드프레임.The lead frame according to claim 1, wherein the lead frame is formed with a through hole for accurately matching a position fixed in a test process. 제1항에 있어서, 상기 절연성 테이프는 상기 슬리트 바로부터 1.0mm이상 이격된 외측 리이드의 영역상에 형성되는 것을 특징으로 하는 리드프레임.The lead frame according to claim 1, wherein the insulating tape is formed on an area of the outer lead spaced at least 1.0 mm from the slit bar. 외측 리이드가 절연 테이프에 의해 지지되는 리드프레임의 다이패드에 탑재된 칩과 상기 칩의 전극단자에 대응하여 전기적으로 접속된 내측 리이드를 보호하는 반도체 패키지를 성형하는 단계와, 상기 반도체 패키지로부터 돌출되어 있는 외측 리이드의 댐바 및 슬리트바를 순차적으로 절단하는 단계와, 상기 댐바 및 슬리트 바가 각각 절단된 상기 외측 리이드들을 테스트하는 단계와, 테스트된 상기 외측 리이드들을 절곡하는 단계와, 절곡된 상기 외측 리이드들을 절단하여 절연 테이프가 부착된 영역의 리드프레임을 이탈시키는 단계를 포함하는 리드프레임을 갖는 반도체 장치의 제조방법.Forming a semiconductor package that protects the chip mounted on the die pad of the lead frame supported by the insulating tape and the inner lead electrically connected to the electrode terminal of the chip, and protrudes from the semiconductor package; Sequentially cutting the dam bars and the slits bars of the outer leads which are present, testing the outer leads from which the dam bars and the slits bars are cut, bending the tested outer leads, and the bent outer leads A method of manufacturing a semiconductor device having a lead frame, comprising: cutting the wires and leaving the lead frame in a region where the insulating tape is attached. 제8항에 있어서, 상기 리드프레임은 각 단위별로 반도체 패키지가 성형된 스트립 상태로 테스트 공정까지 실시되는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 8, wherein the lead frame is subjected to a test process in a strip state in which a semiconductor package is formed for each unit. 제8항에 있어서, 상기 반도체 패키지의 외측 리이드는 프로우브 카드의 접촉단자와 대응하여 접촉되어 테스트되는 것을 특징으로 하는 반도체 장치의 제조방법.9. The method of claim 8, wherein the outer lead of the semiconductor package is tested in contact with the contact terminal of the probe card. 제8항 또는 제1O항에 있어서, 상기 반도체 패키지는 외측 리이드의 수에 따라 프로우브 카드의 프로우브 키트를 교환하여 테스트되는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 8 or 10, wherein the semiconductor package is tested by exchanging a probe kit of a probe card according to the number of outer leads. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930023496A 1993-11-06 1993-11-06 Lead frame and manufacturing method of semiconductor device having the lead frame KR950015734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930023496A KR950015734A (en) 1993-11-06 1993-11-06 Lead frame and manufacturing method of semiconductor device having the lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930023496A KR950015734A (en) 1993-11-06 1993-11-06 Lead frame and manufacturing method of semiconductor device having the lead frame

Publications (1)

Publication Number Publication Date
KR950015734A true KR950015734A (en) 1995-06-17

Family

ID=66825368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023496A KR950015734A (en) 1993-11-06 1993-11-06 Lead frame and manufacturing method of semiconductor device having the lead frame

Country Status (1)

Country Link
KR (1) KR950015734A (en)

Similar Documents

Publication Publication Date Title
KR100276781B1 (en) Lead-on-Chip Semiconductor Device and Manufacturing Method Thereof
US5250841A (en) Semiconductor device with test-only leads
KR0128251Y1 (en) Lead exposed type semiconductor device
KR930022510A (en) Method of manufacturing a semiconductor device having only test contacts
JPH023262A (en) Lead frame assembly and its prucessing
JPS63258050A (en) Semiconductor device
US6541856B2 (en) Thermally enhanced high density semiconductor package
KR100538020B1 (en) Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame
KR950015734A (en) Lead frame and manufacturing method of semiconductor device having the lead frame
KR950003908B1 (en) Semiconductor lead frame
JPH06132449A (en) Semiconductor device
JPH0228966A (en) Semiconductor device
JPS62235763A (en) Lead frame for semiconductor device
JP2503652B2 (en) Semiconductor integrated circuit device and its inspection method
JPH0529427A (en) Manufacture of semiconductor device
US20040095737A1 (en) Method for packing electronic device by interconnecting frame body and frame leads with insulating block and its packing structure
JPH0653393A (en) Lead frame for semiconductor device
KR970072367A (en) A hardened die manufacturing apparatus using a lead frame having a supporting ring pad
JP2000138315A (en) Bga-type ic and its manufacture
JPH04158562A (en) Semiconductor devices, their lead frames and manufacture of semiconductor devices and their inspection method
JPH0513658A (en) Lead frame for semiconductor device
JPH06302660A (en) Manufacture of semiconductor device
KR970077418A (en) Manufacturing method of hardened dough using lead frame
JPS6351544B2 (en)
JPH03206978A (en) Test device for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application