KR950014549B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR950014549B1
KR950014549B1 KR1019950002805A KR19950002805A KR950014549B1 KR 950014549 B1 KR950014549 B1 KR 950014549B1 KR 1019950002805 A KR1019950002805 A KR 1019950002805A KR 19950002805 A KR19950002805 A KR 19950002805A KR 950014549 B1 KR950014549 B1 KR 950014549B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
forming
silicon
vapor deposition
chemical vapor
Prior art date
Application number
KR1019950002805A
Other languages
English (en)
Inventor
순페이 야마자끼
Original Assignee
1995년12월05일
순페이 야마자끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 1995년12월05일, 순페이 야마자끼 filed Critical 1995년12월05일
Priority to KR1019950002805A priority Critical patent/KR950014549B1/ko
Application granted granted Critical
Publication of KR950014549B1 publication Critical patent/KR950014549B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제 1 도는 본 발명의 m×n 회로구성의 액정표시 장치도.
제 2 도는 본 발명 액정표시 장치의 외관도.
제 3 도는 본 발명 TFT의 제작공정 개략도.
제 4 도는 본 발명 액정표시 장치의 주변회로의 개략도.
제 5 도는 본 발명 액정표시 장치의 주변회로에 있어서 트랜지스터의 접속도.
제 6 도는 본 발명 액정표시 장치의 화소부분의 배치도.
제 7 도는 본 발명의 다른 실시예도.
제 8 도는 본 발명의 m×n 회로구성의 액정표시 장치도.
제 9 도는 본 발명의 기타 실시예도.
본 발명은 박막트랜지스터를 이용해서 형성되는 액정표시 장치에 관한 것이다.
OA 기기등의 디스플레이로서 CRT를 대신해 평판(flat) 디스플레이가 주목받고, 특히 대면적화에 기대가 크다. 또한 평판 디스플레이의 기타 응용으로서 벽걸이 TV의 개발도 상당히 진전되고 있고, 평판디스플레이의 칼라화, 고화질화의 요구도 커지고 있다.
상기 평판디스플레이의 내표적 예로서 액정표시 장치가 알려져 있는 바, 이것은 한쌍의 유리 기판사이에 전극을 끼워 유지된 액정조성물에 전계(電界)를 가함으로써 액정 조성불의 상태를 변화시키고 이 상태의 차이를 이용해 표시를 행하도록 되어 있다. 그리고, 이 액정의 구동을 위해 박막트랜지스터(이하 TFT라고 한다)와 그외의 스위칭소자를 설치한 것이나 단순히 매트릭스 구성을 가진 것이 있는 바, 어느 경우도, 종힝(X, Y) 방향의 각 배선에 대해 액정을 구동시키기 위한 신호를 송출하는 드라이버(driver) 회로가 디스플레이 주변에 설치되게 된다.
이 드라이버 회로는 통상 단결정 실리콘의 MOS 집적회로(IC)로 구성되어 있다. 이 IC에는 각 디스플레이 전극에 대응하는 패드(pad) 전극이 설치되어 있다. 그리고 이 양자사이에 프린트 기판이 끼워지고, 우선 IC의 패드전극과 프린트 기판을 접속한 다음 프린트 기판과 디스플레이를 접속했다. 이 프린트 기판은 유리 에폭시나 종이 에폭시의 절연물기판 또는 유연한 플라스틱으로 이루어진 기판이고, 이점은 유면적의 디스플레이와 동일, 또는 그 이상의 면적이 필요했다. 또한, 마찬가지로 용적도 상당히 크게할 필요가 있었다.
이와 같은 종래의 디스플레이는 상술한 바와 같은 구성이기 때문에 다음과 같은 결점이 있었다.
즉 ① 매트릭스 배선의 X방향, Y방향의 표시전극 또는 소스(드레인) 배선 또는 게이트 배선의 수와 동수의 접속이 프린티기판과의 사이에서 이루어지기 때문에, 실장 기술상, 접속가능한 각 접속부 사이의 간격에 제한이 있기 때문에, 고화질 표시 디스플레이를 제작할 수 없었다
② 표시디스플레이 본체 이외에 프린기판, IC 및 접속배선이 필요하고, 그 필요면적 및 필요용적은 디스플레이 본체의 수배에 달하고 있다.
③ 디스플레이 본체와 프린트 기판 및 프린트 기판과 IC와의 접속 부분이 많고, 더우기, 상당한 중량이있기 때문에 접속부분에 무리한 힘이 가해져 접속의 신뢰성이 낮았다.
한편, 이와 같은 졀점을 해결하는 방법으로서, 디스플레이, 특히 액티브 소자를 스위칭 소자로서 사용한 표시장치에 있어서, 액티브 소자와 주변회로를 동일 기판상에 TFT로 구성하는 것이 제안되고 있다. 그러나 이 구성에 의하면 상기의 3가지 결점은 어느 정도 해결할 수 있지만, 새롭게 다음과 같은 문제가 발생한다.
④ 액티브 소자이외에 주변회로도 TFT화 했기 때문에, 동일 기판상에 형성하는 소자수가 늘어나, TFT의 제조수율이 저하된다. 따라서 디스플레이의 제조수율도 저하되었다.
⑤ 액티브 소자부분의 소자구조에 비해 주변회로 부분은 매우 복잡한 소자구조를 취하고 있다. 따라서, 회로 형태가 복잡하게 되고, 제조공정의 기술도 보다 고도화되어 단가가 상승한다.
또한, 당연히 다층배선부분이 증가되어, 제조공정수의 증가와 TFT의 제조수율의 저하가 초래되었다.
⑥ 주변회로를 구성하는 트랜지스터는 빠른 응답속도가 요구되기 때문에, 통상 다결정 반도체를 사용하고있다. 그 때문에, 반도체층을 다결정화하기 위해, 고온처리가 필요로 되고, 고가의 석영기판등을 사용하지않으면 안되었다.
본 발명은 상기와 같은 6가지 문제를 적절하고 균형하게 해결하는 것이고, 단가가 낮고, 제조수율이 높은액정표시 장치에 관한 것이다.
즉, 복수의 게이트선, 복수의 소스(드레인)선 및 박막트랜지스트를 가지는 화소 매트릭스가 형성된 제1기판과, 상기 제1기판에 대항해서 배치된 제2기판 및, 상기 한쌍의 기판사이에 유지된 액정 조성물로 이루어진 액정표시 장치에 있어서, 상기 제1기판상에 형성된 X 또는 Y방향의 매트릭스 배선에 접속되어 있는 주변회로 중 한쪽만의 주변회로와 액티브 소자를 동일 공정으로 형성된 박막트랜지스터로 하고, 다른 쪽의 주변회로는 반도제 칩으로 구성되어 있는 것이다.
본 발명과 같이, 한쪽 주변회로만을 TFT화 하면, 범용의 주변회로용 IC가 존재하지 않거나 조달단가가높은 주변회로를 TFT화 할 수 있어, 범용의 단가가 낮은 IC를 사용할 수 있는 잇점이 있다.
또한, 한쪽만을 TFT화 함으로써, 주변회로 부분의 박막트랜지스터의 수를 상당히 줄일 수 있게 되어, 단순히 X방향 Y방향의 주변회로의 기능이 같은 경우에는 거의 그 수는 반수가 되는 바, 이에 따라 TFT의 동일 기판상에서의 제조수율은 단순하게는 2배가 된다.
또한 본 반명의 액정표시 장치는 복수의 게이트선, 복수의 소스(드레인)선 및 상보형구성의 박막트랜지스터를 가지는 화소매트릭스가 형성된 제1기판과, 상기 제1기판에 대항애서 배치된 제2기판 및, 상기 한쌍의 기판사이에 유지된 액정 조성물로 이루어진 액정표시 장치에 있어서, 상기 제1기판위에 형성되는 X 또는 Y방향의 매트릭스 배선에 접속되어 있는 주변회로 가운네 적어도 일부 주변회로를 상기 화소에 접속한 액티브 소자와 같은 상보형 구성으로서, 동일 공정으로 형성된 박막트랜지스터로 하고, 나머지 주변회로를 반도체 칩으로 구성해도 된다.
즉, 본 발명은 액정표시 장치의 주변회로의 전부를 TFT화 하는 것이 아니라, 소자구조의 간단한 부분만, 또는 소자수가 적은 기능부분만, 또는 범용 IC를 구하기 힘든 회로 부분만, 더욱이는 IC의 단가가 높은 부분만을 TFT하하여, 액정표시 장치의 제조수율을 향상시킴과 동시에 제조단가를 낮추는 것을 목적으로한다.
또한, 주변회로의 일부를 TFT화 하는 것에 의해, 종래에는 상당한 수가 필요했던 외부부착 IC의 수를 줄이고, 제조단가를 낮추는 것이다.
더우기, 액티브 소자의 주변회로를 같은 공정에서 제소한 상보형 구성의 박막트랜지스터(CTFT)로 했기때문에, 화소구동 능력이 향상되고 주변 회로에 융통성을 줄 수 있어 액정표시 장치의 구동을 행할 수 있었다.
또한, 주변회로 전부를 TFT화 하면 디스플레이용 기판의 치수를 X방향 및 Y방향의 양쪽으로 크게 할필요가 있어 표시장치 전제의 전유면적(專有面積)이 커지지만, 일부만을 TFT화 하면 약간만 기판을 크계하는 것만으로 해결되고, 표시장치를 사용하는 컴퓨터나 장치의 외형치수에 용이하게 맞출 수 있으며, 동시에 전유면적과 전유 용적이 적은 표시장치를 실현할 수 있다.
주변회로중 소자구조가 복잡한 부분, 예를 들면 다층배선이 필요한 소자구조나 앰프(amplifier) 기능을가진 부분등을 TFT화 하기에는 고도의 제작기술이 필요하지만, 일부를 TFT학 함으로써 기술적으로 어려운 부분은 종래의 IC를 사용하고, 간단한 소자구조 또는 단순한 기능부분을 TFT화 할 수 있어, 저단가로 높은 제조수율의 표시장치를 실현시킬 수 있다.
또한, 일부만을 TFT화 함으로써 주변회로부분의 박막트랜지스터의 수를 상당히 줄일 수 있게 되어, 단순히 X방향, Y방향의 주변회로 기능이 같은 경우 거의 그 수는 반수가 된다.
이와 같이 TFT화하는 소자수를 줄이는 것으로, 기판의 제조수율을 향상시킬 수 있고, 동시에 기판의 면적, 용적을 감소시킬 수 있는 표시장치를 저 단가로 실현 가능하게 되었다.
본 발명을 적용가능한 표시장치의 구성으로서는 1개의 화소에 2개 또는 그 이상의 CTFT(상보형 구성의TFT)를 연결하여 1개의 픽셀을 구성하여도 된다. 더우기 1개의 픽셀을 2개 또는 그 이상으로 분할하고,각각에 CTFT를 1개 또는 복수개연결해도 된다.
또한, TFT화하지 않는 나머지 주변회로로서의 IC와 기판과의 접속은 IC 칩을 직접 기판상에 설치하고,각 접속단자와 접속하는 COG법이나, IC 칩을 개별적으로 유연한 유기수지 기판상에 설치하고 그 수지기판과 디스플레이기판을 접속하는 TAB법에 의해 실현할 수 있다.
더우기, TFT에 사용된 반도제층을 종래에 사용해오던, 다결정 또는 아모로퍼스(amorphous : 비정절) 반도체가 아니라, 새로운 개념의 세미 아모르퍼스(semi-amorphus) 반도체를 사용함으로써, 저온으로 제작가능하고, 게다가, 캐리어의 이동도가 대한히 커서, 응답 속도가 빠른 TFT를 실현할 수 있다.
이 세미 아모르퍼스 반도체는 LPCVD법, 스더퍼법 또는 PCVD법등을 이용하여 막형성후에 열결정화 처리를 시행함으로써 얻을 수 있는 바, 이하에서는 스퍼터 법을 예로 들어 설명한다.
즉, 스퍼터법에 있어서 단결정의 실리콘반도제를 타겟으로 하고, 수소와 알곤의 혼합기체에서 스퍼터를 실행하면 알곤의 무거운 원자의 스퍼터(충격)에 의해 타겟으로부터는 원자모양의 실리콘이 이탈하여, 피 형성면을 갖는 기판상에 비상(飛翔)하는데, 이러한 비상시에는 동시에 수십∼수십만개의 원자가 뭉쳐진 덩어리가 콜러스터(cluster)로서 타겟으로부터 이탈하고 피형성면에 비상하게 된다.
이 비상중에는, 수소가 이 클러스터 외주변의 규소의 불포화 결합과 결합하여, 결합한 상태에서 피형성면상에 질서도가 비교적 높은 영역으로서 만들어진다.
즉, 피막형성면 상에는 질서도가 높고, 동시에 주빈에 Si-H 결합을 가지는 클러스터와 순수한 아모르퍼스 규소와의 혼합물상대가 실현된다0 이것을 450℃∼700℃의 비산화성 기체중에서 열처리하게 되면 클러스터 외주변의 Si-H 결합은 다른 Si-H 결합과 반응하여 Si-Si 결합을 만들게 된다.
이 결합은 서로 당김과 동시에, 질서도가 높은 클러스터는 보다 질서도가 높은 상대, 즉 결정화로 상(相)을 이동하려 한다.
그러나, 인접한 클러스터 사이는 서로 결합한 Si-Si가 각각의 클러스터사이를 서로 끝어당기게 됨으로서, 그 결과 결정은 격자왜곡을 가져 레이져라만에서의 결정피그는 단결정의 520cm-1로부터 저주파(低注數) 측으로 벗어나서 측정된다.
또한, 이 클러스터 사이의 Si-Si 결합은 상호 클러스터를 앵커링(연결) 하기 위해, 각 글러스터에서의 에너지 밴드(energy band)는 이 앵커링 부분을 지나 서로 전기적으로 연결된다. 그 때문에 결정 입계(結晶粒界)가 캐리어의 방해물로서 작용하는 다결정 규소와는 근본적으로 달라서 캐리어 이동도도 10∼200cm2/Vsec를 얻을 수 있다.
즉, 관련된 정의를 기초로 한 세미 아모르퍼스 반도체는 외관상 결정성을 가지면서도, 전기적으로는 결정입계가 실질적으로 없는 상대를 예상할 수 있다. 물론, 아닐 온도가 실리콘 반도체의 경우인 450℃∼700℃의 중온 아닐이 아니라,1000℃ 또는 그 이상의 결정성장을 동반하는 결정화시에는 그 결정성장에 의해 막중의 산소등이 입계(粒界)에 석출되어 장벽(barrier)을 만들게 되는 바, 이것은 단결정과 같은 결정과 입계가 있는 재로(다결정)이다.
또한, 이 반도체에서의 클러스터 사이의 앵커링 정도를 보다 크게 하면, 캐리어 이동도는 보다 커지게 된다. 이를 위해 이 막중에 있는 산소량을 7×1019cm-3, 바람직하게는 1×1019cm-3이하로 하면,600℃보다 낮은 온도에서 결정화가 가능해짐과 더불어 높은 캐리어 이동도를 얻을 수 있다.
[실시예 1]
본 실시예에서는 제1도에 나타낸 바와 같이 m×n 회로구성의 액정표시 장치를 이용해서 설명한다.
제2도는 본 실시예에 따른 액정표시 장치의 외관 모양을 나타낸 것으로, 이는 제1도의 X방향의 배선에 접속된 시프토레지스터 회로부분 (1)만을 화소(6)에 설치된 액티브 소자와 동일하게 TFT와(5) 하고, Y방향 배선에 접속된 주변회로 부분 IC(4)로 하여 TAB법에 의해 기판에 접속한 것이다.
또한, 상기 회로구성에 대응하는 실제의 전극등의 배치구조를 제6도에 나타내고 있는 바, 제6도는 설명을 간단히 하기 위해 2×2에 상당하는 부분만을 나타낸 것이다.
우선, 본 실시에에서 사용하는 액정표시 장치상의 TFT의 제작방법을 제3도를 사용하여 설명한다.
제3도 (A)에 있어서, 석영유리등 고가가 아닌,700℃ 이하 예를 들면 약 600℃의 열처리에 견디어내는유리(50) 위에 마그네트론 RF(고주파) 스퍼터법을 이용해서 불록킹 층(51)으로서의 산화규소막을1000∼3000Å의 두께, 예컨내 2000Å의 두께로 제작한다. 이때 공정조건은 산소 l00% 분위기, 성막온도15℃, 출력 400∼800W 예로 600W, 압력 0.5Pa로 했다. 타겟으로 석영 또는 다결정 규소를 이용한 성막속도는 30∼100Å/분 이었다.
여기에 규소 막을 LPCVD(減壓氣相)법, 스퍼터법, 또는 플라즈마 CVD법으로 형성하였는 바, 여기서 감압기상법으로 형성하는 경우에는 결정화 온도보다도 100∼200℃ 낮은 450∼550℃, 예를 들면 530℃에서 디실란(Si2H6) 또는 트리실란(Si3H8)을 CVD 장치에 공급해서 성막했다.
또한, 반응로내 압력은 30∼300Pa, 예로 100Pa로 하고, 성막속도는 50∼250Å/분 이었다. 또한, 이때 NTFT와 PTFT의 드레시홀드 전압(Vth)을 거의 동일하게 제어하기 위해 붕소를 디보란을 이용해서 1×1015∼1×1018cm-3의 농도로 성막중에 첨가해도 된다.
한편, 스퍼터법으로 행하는 경우에는, 스퍼터 이전의 배압을 1×105Pa 이하로 하고, 단결성 규소를 타켓으로 하여, 알곤에 수소를 20∼80% 혼입한 분위기에서 행했다. 예를 들어 알곤 20%, 수소 80%로 했다. 또한 성막온모는 150℃, 주파수는 13.56MHz, 스퍼터출력은 400∼800W, 예로 600W, 압력은 0.5Pa였다.
또한, 플라즈마 `CVD법으로 규소막을 제작하는 경우에는 온도는 예컨내 300℃로 하고, 모노실란(SiH4)또는 디실란(Si2H6)를 이용했다.
그리고, 이들을 PCVD 장치내에 도입하고, 13.56MHz의 고주파 전력을 가해서 성막했다.
상술한 방법에 의해 형성된 피막은, 산소가 5×1021cm-3이하인 것이 바람직한 바, 이 산소농도가 높으면 결성학 시키기가 어려워져서 열아닐 온도를 높게 하거나 열아닐 시간을 길게 해야만 하게 되고. 또한 산소농도가 너무 낮게 되면 백라이트에 의해 오프상태에서의 누설전류가 증가하게 된다. 이 때문에 산소농도는 4×10l9∼4×1021cm-3의 범위, 예컨대, 2×102-cm-3로 했다. 또한 수소는 4×1020cm-3로, 규소 4×l022cm-3와 비교하면 1원자 %였다.
또한, 소스, 드레인에 대해 보다 결정화를 촉진시키기 위해, 산소농도를 7×1019cm-3이하, 바람직하게는1×10-19cm-3이하로 하고, 픽셀을 구성하는 TFT의 채널 형성 영역에만 산소를 이온 주입법에 의해 5×1020∼5×102lcm-3, 예로 1×1021cm-3이 되도록 첨가해도 되는데, 이때 주변회로를 구성하는 TFT에는 광조사가 이루어지기 않기 때문에 이 산소의 혼입을 보다 적게 하여 보다 큰 캐리어 이동도를 가지계 함은 고주파 동작을 시키는데 유효하다.
다음으로 아모르퍼스 상대의 규소막을 500∼5000Å, 예를 들면 1500Å의 두께로 제작한 후,450∼700℃ 예로 600℃의 온도로 12∼70시간, 예로 20시간 비산화물 분위기에서 중온의 가열처리, 예를 들면, 수소분위기 하에서 600℃ 온도로 유지하였다. 규소막아래의 기판표면에 아모르퍼스 구조의 산화 규소막이 형성되어있기 때문에, 이 열처리에서 특정의 핵이 존재하지 않고 전제가 균일하게 가열아닐 된다. 즉, 성막시에는아모르퍼스 구조를 가지고, 또한 수소는 단순히 혼입되어 있을 뿐이다.
아닐에 의해, 규소막은 아모르퍼스 구조에서 질서도가 높은 상태로 이동하고, 일부는 결정상태를 나타낸다. 특히 규소의 성막후의 상태에서 비교적 질서도가 높은 영역은 특히 결정화해서 결정상태가 되려한다. 그러나 이들 영역 사이에 존재하는 규소에 의해 서로의 결합이 이루어지기 때문에, 규소끼리는 서로 당기게 된다. 레이져라만 분광으로 측정하면 단결정규소의 피크 522cm21부터 저주파측으로 이동한 피크가 관찰된다. 그것의 외관상 입경(粒俓)은 중간치로 계산하면, 50∼500Å로 마이크로 크리스탈과 같이 되어 있는데, 실제로는 이 결정성이 높은 영역은 다수여서 클러스터 구조를 가지고 각 클러스터 사이는 상호 규소끼리 결합(앵커링)된 세미아모르퍼스 구조의 피막을 형성시킬 수 있었다.
결과적으로, 피막은 실질적으로 그레인 바운더리(이하 GB라 칭함)가 없다고 해도 좋은 상태를 나타낸다. 캐리어는 각 클러스터 사이를 앵커링된 부분을 통해서 서로 용이하게 이동할 수 있기 때문에, 이른바 GB가 명확히 존재하는 다결정 규소 보다도 높은 캐리어 이동도가 된다. 즉 홀 이동도(μh)=10∼200cm2/VSec, 전 자이 동도(μe) =15-300cm/Vsec가 얻어진다.
한편, 위와 같이 증온에서의 아닐이 아닌, 900∼1200℃의 고온아닐에 의해 피막을 다결정화 하면, 핵에서의 고상성장(固相成長)에 의해 피막중 불순불의 편석이 일어나, GB에는 산소, 탄소, 질소등의 불순불이 많아지고 결정중의 이동도는 크지만, GB에서의 장벽을 만들어 그곳에서의 캐리어의 이동을 저해한다. 결과적으로 10cm2/Vsec 이상의 이동도가 상당히 얻기 힘든 것이 사실이다. 즉 본 실시예에서는 이와 같은 이유에의해, 세미아모르거스 또는 세미크리스탈 구조를 가진 실리콘 반도체를 이용하고 있다.
제3도 (A)에 있어서, 규소막을 제1포토마스크 ①에서 포트에칭을 실시하고 PTFT용 영역(22) (채널폭20μm)를 도면 우측에, NTFT용 영역(13)을 좌측에 제작했다.
여기에 산화규소막을 게이트 질연막으로서 500∼2000Å, 예를 들면 1000Å의 두께로 형성했다. 이것은 불록킹층으로서의 산화규소막의 제작과 동일조건으로 했다. 이 성막중에 불소를 소량 첨가하고 나트륨이온을 고정화시켜도 된다.
이후, 이 위쪽에 인이 1∼5×1021cm-3의 농도, 예로 2×1015cm-3의 농도로 들어있는 규소막 또는 이 규소막과 그 위에 몰리브덴(Mo), 텅스텐(W), MoSi2또는 WSi2와의 다층막을 형성했다. 이것을 제2포토마스크 ②에서 패터닝해서 제3도 (B)를 얻었다. PTFT용 게이트전극(55), NTFT용 게이트전극(56)를 형성했다. 예를 들면 채널길이 10μm, 게이트전극으로서 인도프 규소를 0.2μm, 그 위에 몰리브덴을 0.3μm의 두께로 형성했다.
제3도 (C)에 있어서, 포트마스크 ③을 이용해 프토레지스터(57)를 형성하고, PTFT용의 소스(59), 드레인(58)에 대해, 붕소를 1∼5×1d5cm-1, 예로, 2×1015cm-3의 도즈량으로 이온 주입법에 의해 첨가했다. 다음에 제3도 (D)와 같이, 포토레지스터(61)를 포트마스크 ④를 이용해서 형성했다. NTFT용 소스(64), 드레인(62)로서 인을 1∼5×1015cm-2의 도즈량으로 이온주입법에 의해 첨가했다.
이들은 게이트절연막(54)를 통해 행했다. 그러나 제3도 (B)에 있어서, 게이트 전극(55) (56)을 마스크로하여 규소막상의 산화규소를 제거하고, 그후, 붕소, 인을 직접 규소막중에 이온주입해도 된다.
다음으로 600℃에서 10∼50시간, 예로 20시간, 다시 가열아닐을 했다. PTFT의 소스(59) 및 드레인(58)과, NTFT의 소스(64), 드레인(62)을 불순물을 활성화해서, P+, N+로서 제작했다. 또한 게이트 전극(55) (56) 밑에는 채널형성영역(60) (63)이 세미아모르퍼스 반도체로 형성되어 있다.
이렇게 하면, 셀프어라인 방식이면서도,700℃ 이상으로 모든 공정에 온도를 가하지 않고도 CTFT를 만들 수 있다. 이 때문에, 기판재료로서 석영등 고가의 기판을 사용하지 않아도 되며, 본 발명의 대화소 액정표시 장치에 극히 적합한 공정이다.
본 실시예에서는 열아닐을 제3도 (A), (D)에서 2회 하였다. 그러나 제3도 (A)의 아닐은 요구되는 특성에 따라 생략하고 쌍방을 제3도 (D)의 아닐로 겸하여 제조시간의 단축을 도모해야 된다. 제3도 (E)에 있어서, 층간 절연물(65)를 상기한 스퍼터법에 의해 산화규소막의 형성으로 행했다. 이 산화규소막의 형성은LPCVD법, 광 CVD법, 상압(常壓) CVD법을 이용해도 된다.
예를 들면 0.2∼0 6μm, 예로 0.4μm의 두께로 형성하고, 그후, 포트마스크 ⑤를 이용하여 전극용 창(66)을 형성했다. 더욱이 이들 전체에 알루미늄을 스퍼터법에 의해 형성하고, 리드(71) (72) 및 콘텍트(67) (68)를 포토마스크 ⑥을 이용해서 제작한후, 표면을 평탄화용 유기수지(69), 예를 들면 투광성 폴리이미드 수지를 도포형성하고, 다시 전극구멍 뚫기를 포토마스크 ⑦에 의해 행했다.
제3도 (F)에 나타난 바와 같이 2개의 TFT를 상보형 구성으로 하고, 동시에 그 출력단에 액정장치의 한쪽 화소의 전극을 투명전극으로 그것에 연결하기 위해, 스퍼터법에 의해 ITO(인듐ㆍ주석산화막)을 형성했다. 그것을 포토마스크 ⑧에 의해 에칭하여, 전극(70)을 구성시켰다.
이 ITO는 실온 ∼150℃ 예로, 실온에서 성막하고, 200∼400℃, 예로 300℃의 산소 또는 대기중의 아닐에 의해 성취했다. 이와 같이 하여 PTFT(22)와 NTFT(13)와 투명도전막의 전극(70)을 동일 유리기판(50)위에 제작했다. 얻어진 TFT의 전기적인 특성은 PTFT의 경우 이동도는 20(cm2/Vs), Vth는 -5,9V이고, NTFT의 경우 이동도는 40(cm2/Vs), Vth는 5.0(V)였다.
이 액정표시 장치의 화소부분의 전극등의 배치 모양을 제6도에 나타내었는 바, NTFT(13)는 제1주사선(15)와 데이터선(21)과의 교차부에 설치되면서, 제1주사선(15)과 데이터선(14)와의 교차부에도 다른 화소용 NTFT가 설치되는 한편, PTFT는 제2의 주사선(18)과 데이터선(21)과의 교차부에 설치되면서, 또 인접한 다른 제1주사선(16)과 데이터선(21)과의 교차부에는 다른 화소용 NTFT가 설치되는 CTFT를 이용한 매트릭스 구성을 가지게 하였다. 또한 NTFT(13)는 드레인(64) 입력단의 콘택트를 매개로 제1주사선(15)에 연결되며, 게이트(56)는 다층 배선형상이 구성된 데이터선(21)에 연결되어 있다. 소스(62)의 출력단은 콘텍트를 매개로 화소의 전극(17)에 연결하고 있다.
다른쪽 PTFT(22)는 드레인(58)의 입력단이 콘텍트를 매개로 제2주사선(18)에 연결되고, 게이트(55)는 데이터선(21)에, 소스(59)의 출력단은 콘텍트를 매개로 NTFT와 마찬가지로 화소전극(17)에 연결되어 있다. 이렇게 하여 한쌍의 주사선(15) (18)에 끼워진 사이(내측)에 투명도전막으로 이루어진 화소(23)와 CTFT로 1개의 픽셀을 구성했다. 그리고, 이같은 구조를 좌우, 상하로 반복함으로써, 2×2의 매트릭스를확내한 640×480, 1280×960의 대화소 액정표시 장치로 만들수 있다.
또한, X방향의 주변회로의 회로도를 제4도, 제5도에 나타내었는바, 제4도는1개의 배선에 접속된 주변회로의 불록 기능을 나타내고, 제5도는 그 유니트의 트랜지스터의 접속모양을 나타낸 것이다. 또한, 제5도 (A)는 제4도의 (7)의 블럭에 상당하고, 제5도 (B)는 제4도의 (8)의 불럭에 상당하는 TFT의 회로구성을 나타낸다.
이와 같이 스위칭 소자와 같은 공정으로 제작된 NTFT(13)과 PTFT(22)가 설치된 CMOS 구성이 되어있다.
상기와 같이, 한쪽의 기판을 완성하고, 다른쪽 기판과 종래의 방법으로 부착하고, STN 액정을 기판사이에 주입한다. 다음으로, 다른쪽의 주변회로로서,IC(4)를 사용한다.
이 IC(4)는 탭(TAB)에 의해 기판의 Y방향의 배선과 각각 접속되어 있다. 상기와 같이 하여, 본 발명의 액정표시 장치를 완성했다.
본 실시예에 있어서는, Y방향의 배선에 접속된 주변회로 측을 IC로서, X방향측의 주변회로 만을 TFT화 하고, 스위칭 소자와 같은 공정으로 TFT화 했는데, 특히 이 구성에 한정되는 것이 아니라, TFT화 할때의 비율, TFT화 할때의 공정기술상의 문제등을 고려해서, 보다 TFT화가 간단한 쪽만을 TFT화 하면된다.
본 실시예에서는 반도체막으로서, 제미아모르퍼스 반도체를 사용했기 때문에, 그 이동도는 비 단결정 반도제를 상요한 TFT에 비해 10배 이상의 값을 얻을 수 있었다.
이 때문에, 빠른 응답속도를 필요로 하는 주변회로의 TFT에도, 충분히 사용할 수 있어, 종래와 같이,주변회로부분의 TFT를 특별하게 결정화처리할 필요없이, 액티브 소자와 같은 공정으로 제작할 수 있었다.
[실시예 2]
본 실시예의 액정표시 장치의 개략의관도를 제7도에 나타낸다.
기본적인 회로등은 실시예 1과 완전히 같다.
제7도에 있어서, Y방향의 배선에 접속된 주변회로는 lC(4)로 구성되고, COG법에 의해, 기판상에 직접IC가 형성되어 있다.
이 경우 IC(4)의 패드전극과 Y방향 배선과의 접속에 있어서, TAB법등에 비해 간격을 보다 좁힐 수 있다.
그 때문에 고화질 표시화소를 설계할 수 있는 특징이 있다. 더욱이, 기판상에 lC를 설치했기 때문에, 그용적은 거의 늘리는 일없이, 보다 박형의 액정표시 장치를 제공할 수 있었다.
[실시예 3]
본 실시예에서는 제8도에 나타단 바와 같은 m×n의 회로구성의 액정표시 장치를 이용해서 설명한다. 즉 제8도의 X방향 배선에 접속된 주변회로 부분가운데 아날로그 스위치어레이 회로부분(1)만을 화소(6)에 설치한 액티브 소자와 동일하게 TFT화(5)하고, Y방향 배선에 접속된 주변회로 부분도 아날로그 스위치어례이 회로부분(2)만을 TFT화 하고, 그외의 주변회로 부분은 lC(4)로, COG법에 의해 기판에 접속하고 있다. 여기에서 TFT학 한 주변회로 부분은 화소에 설치된 액티브 소자와 동일하게 CTFT(상보형 구성)으로 형성하고 있다.
이 회로구성에 대응하는 실제의 전극등 배선 구성을 제6도에 나타내고 있다. 제6도는 설명을 간단하게하기 위해 2×2에 상당하는 부분만이 기재되어 있다.
실시예 1과 동일 공정에서, 한쪽 기판상에 전극, TFT, 배선등을 형성한다. 이 공정에 있어서 이 기판상에 스위칭소자와 주변회로의 일부를 TFT로 구성한다.
실시예 1과 동일하게, 상기 한쪽 기판과 다른쪽 기판을 서로 부착하고, STN 액정을 기판사이에 주입한다. 다음으로 나머지 주변회로로서, IC(4)를 사용한다. 이 IC(4)는 COG에 의해 기판의 X방향 배선 및 Y방향의 배선과 각각 접속되어 있다. 이 IC(4)에는 외부에서 전원, 데이터 공급을 위한 접속리드가 각각에 접속되어 있을 뿐으로, 기판의 한번 전체에 접속을 위한 FPC가 붙여져 있지 않아, 접속부분의 수가 상당히 줄어 신뢰성이 향상된다.
상기와 같이 하여 본 발명의 액정표시 장치를 완성했다.
본 실시예에 있어서는, X방향측의 주변회로 중 아날로그 스위치어레이 부분(1)만을, Y방향측의 주변회로중 아날로그스위치 어레이부분(2)만을 TFT화 하고, 스위칭소자와 같은 공정에서 CTFT화 하고, 나머지주변회로 부분을 IC(4)로 구성했는데, 특히 이 구성에 한정되는 것이 아니라, TFT화할 때의 비율, TFT화할 때의 공정기술상의 문제등을 고려해서, 보다 TFT화가 간단히 부분만을 TFT화 하면된다.
본 실시예에서는, 반도체막으로서, 세미아모르퍼스 반도체를 사용했기 때문에, 그 이동도는 비탄결정 반도제를 사용한 TFT에 비하여 10배 이상의 값을 얻을 수 있다.
이 때문에, 빠른 응답속도를 필요로 하는 주변회로의 TFT에도, 충분히 사용할 수 있어, 종래와 같이 주변회로 부분의 TFT를 특별하게 결정화 처리할 필요없이 액티브 소자와 같은 공정에서 제작할 수 있었다.
또한, 액정의 화소에 접속된 액티브 소자로서, CTFT 구성으로 했기 때문에, 동작마진이 확대되고, 화소의 전위가 흔들리는 일없이 인정한 표시수준으로 확보할 수 있고, 또한 한쪽의 TFT가 불량해도 특별히 두드러진 결합이 없는 등의 이점이 있다.
[실시예 4]
본 실시예의 액정표시 장치의 개략외관도를 제9도에 나타낸다. 기본적인 회로등은 실시예 3과 완전히 같다. 제9도에 있어서, Y방향의 배선에 접속된 주변회로 가운데 IC(4)로 구성되어 있는 부분은, COG법에 의해, 기판상에 직접 IC가 형성되어 있다. 이 IC(4)는 기판의 상하부분에 나누어 설치되어 있다.
이 경우 IC(4)의 패드전극과 Y방향 배선과의 접속에 있어서, IC를 한쪽에만 형성한 경우에 비해 보다 간격을 줄일 수 있다. 이 때문에 보다 고화질의 표시화소를 설계할 수 있는 특징으로 가진다. 더욱이, 기판상에 IC를 설치했기 때문에 그 용적은 거의 늘어나지 않고, 보다 박형의 액정표시 장치를 제공할 수 있었다.
상기의 실시예에 있어서, 액티브 소자의 TFT는 어느 것이나 CMOS 구성으로 했는데, 특히 이 구성에 한정되는 것이 아니라, NTFT, PTFT 만으로 구성해도 된다. 이 경우는 주변회로의 구성에서 소자수가 보다 늘어나게 된다.
또한, 기판상에 TFT를 형성하는 위치를 X방향 또는 Y방향의 배선과 연셜되어 있는 한쪽만이 아니라, 다른 한쪽에도 TFT를 형성하고, 번갈아 TFT를 접속하며 TFT의 밀도를 절반으로 해서, TFT의 제조비율을 향상시킬 수 있게 되었다.
본 발명에 의해, 액정표시를 외부의 접속기술상의 제한 때문에 고화질화 할 수 없었던 점이 개선되었다. 또한, X방향의 배선 또는 Y방향의 배선과 외부의 주변회로와의 불필요한 접속을 대폭 줄일 수 있었기때문에, 접속부분에서의 신뢰성이 향상되었다. 일부의 주변회로 만을 TFT화 하기 때문에, 디스플레이 기판자신의 전유면적을 줄일 수 있고, 동시에 필요로 하는 크기의 형상으로 자유롭게 기판의 설계가 가능하다. 또한 TFT의 제조상의 문제를 회피할 수 있어 제조비율이 높은 부분만을 TFT화 할 수 있다.
따라서 제조단가를 낮출 수 있었다.
TFT에 사용하는 반도체막으로서, 세미아모르퍼스 반도체를 사용했기 때문에, 주변회로용으로 충분히 사용할 수 있는 응답속도가 얻어져, 액티브 소자의 제작공정 그대로 특별한 처리를 하지 않고도, 주변회로용 TFT를 동시에 제조할 수 있었다.
본 발명의 구성에 의해, 액정전위를 플로팅을 하지 않기 때문에 안정된 표시를 행할 수 있다. 또한, 액티브 소자로서 CTFT의 구동능력이 높기 때문에, 동작 마진을 확대할 수 있고, 더욱이 주변의 구동회로를 보다 간단히 할 수 있어 표시장치의 소형화, 제조단가의 절약에 효과가 있다.
또한 세 개의 신호선과 대항전극에 매우 단순한 신호로 높은 구동능력을 발휘할 수 있다. 또한 스위칭속도를 높일 수 있다. 또한, 불량한 TFT가 일부에 있었도 그 보상을 어느정도 할 수 있다. 또한 제작에 필요한 포토마스크수는 NTFT만의 종래예에 비해서 2회 많아질 뿐이다. 또한, 캐리어의 이동도가 아모르퍼스 규소를 사용한 경우에 비해 10배 이상이나 높기 때문에, TFT의 크기를 작게할 수 있어, 1개의 픽셀내에 2개의 TFT를 연결해도 개구율의 감소를 거의 동반하지 않는다.

Claims (14)

  1. 유기 기판상에 산화규소층을 형성하는 단계 ; 반응 가스로서 디실란 또는 트리실란을 이용하는 저압화학 기상증착을 통해 상기 산화규소층에 규소를 포함하는 진성의 비단결정 반도제층을 형성하는 단계 ; 상기 반도체층을 700℃ 이하의 온도로 가열하여 결정화시키는 단계 ; 및 상기 결정화된 반도체층 위에 게이트 절연막을 형성하는 단계를 포함하는 반도체 장치 제조방법.
  2. 제1항에 있어서, 상기 저압 화학 기상증착이 규소의 결정화 온도보다 100 내지 200℃ 낮은 온도에서 수행되는 방법.
  3. 제1항에 있어서, 상기 비단결정 반도체층이 아모르퍼스인방법.
  4. 제1항에 있어서, 상기 반도제층을 결정화하는 상기 단계가 450 내지 700℃의 온도에서 수행되는 방법.
  5. 제1항에 있어서, 상기 반도체층 내의 산소 농도가 7×1018원자/cm3이하인 방법.
  6. 유리 기판상에 산화 규소층을 형성하는 단계 ; 반응가스로서 디실란 또는 트리실란을 이용하는 저압화학 기상증착을 통해 상기 산화규소층 상에 규소를 포함하는 진성의 비단결정 반도체층을 형성하는 단계 ; 및 상기 반도체층을 가열에 의해 결정화하는 단계를 포함하고, 상기 화학 기상증착 동안 상기 반도체층에 붕소가 첨가되는 반도체 장치 제조방법.
  7. 제6항에 있어서, 상기 반도체층이 1×1015내지 1×1017원자/cm3범위의 농도로 붕소를 함유하는 방법.
  8. 제6항에 있어서, 상기 반도체층 내의 산소원자의 농도가 1×19원자/cm3이하인 방법.
  9. 반응가스로서 디실란 또는 트리실란을 이용하는 화학 기상증착을 통해 절연표면상에 실리콘을 포함하는 반도체층을 형성하는 단계 ; 및 상기 반도체층을 가열에 의해 결정학하는 단계를 포함하고, 상기 결정화후의 상기 반도체층이 단결정 규소의 것으로부터 보다 낮은 주파수 측으로 이동된 라만 시프트를 나타내는 반도체 장치 제조방법.
  10. 제9항에 있어서, 상기 절연표면이 유리 기판상에 형성된 산화규소층을 포함하는 방법.
  11. 반응가스로서 디실란 또는 트리실란을 이용하는 화학 기상증착을 통해 절연포면 상에 실리콘을 포함하는 반도체층을 형성하는 단계 ; 및 상기 반도체층을 가열에 의해 결정화하는 단계를 포함하고, 상기 결정화 후 라만 스펙트럼의 반대역 폭에 의해 계산된 바, 상기 반도체층의 입경이 50 내지 500Å 범위인 반도체장치 제조방법.
  12. 제11항에 있어서, 상기 절연막이 유리 기판상에 힝성된 산화규소층을 포함하는 방법.
  13. 반응가스로서 디실란 또는 트리실란을 이용하는 저압 화학 기상증착을 통해 절연표면상에 실리콘을 포함하는 진성의 비단결정 반도체층을 형성하는 단계 ; 상기 반도체층을 700℃ 이하의 온도로 가열하는 단계 ; 상기 결정화 단계후, 반도체 섬형상을 형성하기 위하여 상기 결정화된 반도체층을 패터닝하는 단계 ; 및 상기 결정화 된 반도체층 상에 게이트 절연막을 형성하는 단계를 포함한 반도체 장치 제조방법.
  14. 적어도 P-채널 트랜지스터와 N-채널 트랜지스터를 갖는 반도체 장치 제조방법에 있어서, 디실란또는 트리실란을 이용하는 LPCVD를 통해 절연표면 상에 실리콘을 포함하는 비단결정 반도체층을 형성하는 단계 ; 및 700℃ 이하의 온도에서 상기 반도체막을 결정화 시키는 단계를 포함하고, 상기 P-채널 트랜지스터와 상기 U-체널 트랜지스터의 드레시홀드 전압을 같게 조절하기 위하여 상기 반도체막에 붕소가 첨가되는 반도체 장치 제조방법.
KR1019950002805A 1991-12-26 1995-02-13 반도체 장치의 제조방법 KR950014549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950002805A KR950014549B1 (ko) 1991-12-26 1995-02-13 반도체 장치의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910024703A KR930013808A (ko) 1991-12-26 1991-12-26 액정 표시 장치
KR1019950002805A KR950014549B1 (ko) 1991-12-26 1995-02-13 반도체 장치의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024703A Division KR930013808A (ko) 1991-12-26 1991-12-26 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR950014549B1 true KR950014549B1 (ko) 1995-12-05

Family

ID=19326298

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019910024703A KR930013808A (ko) 1991-12-26 1991-12-26 액정 표시 장치
KR1019950002805A KR950014549B1 (ko) 1991-12-26 1995-02-13 반도체 장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019910024703A KR930013808A (ko) 1991-12-26 1991-12-26 액정 표시 장치

Country Status (1)

Country Link
KR (2) KR930013808A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642876B2 (ja) * 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置

Also Published As

Publication number Publication date
KR930013808A (ko) 1993-07-22

Similar Documents

Publication Publication Date Title
US6306213B1 (en) Electro-optical device and method for manufacturing the same
US7576360B2 (en) Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP2791422B2 (ja) 電気光学装置およびその作製方法
US7115902B1 (en) Electro-optical device and method for manufacturing the same
US7098479B1 (en) Electro-optical device and method for manufacturing the same
US6521525B2 (en) Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same
JP2873632B2 (ja) 半導体装置
JPH06337435A (ja) 表示装置
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
JP3109570B2 (ja) 半導体装置作製方法
KR950014549B1 (ko) 반도체 장치의 제조방법
JP3133248B2 (ja) 電気光学装置
JP2997737B2 (ja) 液晶表示装置
JP3029288B2 (ja) 液晶表示装置
JP3362022B2 (ja) ディスプレイ
JP4064298B2 (ja) 表示装置
JP3635636B2 (ja) 半導体装置
JP3672084B2 (ja) 表示装置、液晶表示装置及び集積回路
JPH11317530A (ja) 半導体装置
JP3272687B2 (ja) ディスプレイ
JP3300335B2 (ja) ディスプレイ
JP2005094028A (ja) 半導体装置
JP2000310951A (ja) 表示装置
JP2005167234A (ja) 半導体装置
JP2000330136A (ja) 電気光学装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111122

Year of fee payment: 17

EXPY Expiration of term