KR950011477B1 - 전전자교환기의 신호단말망에 접속된 신호버스 정합보드 에서의 메시지 수신 방법 - Google Patents
전전자교환기의 신호단말망에 접속된 신호버스 정합보드 에서의 메시지 수신 방법 Download PDFInfo
- Publication number
- KR950011477B1 KR950011477B1 KR1019920026063A KR920026063A KR950011477B1 KR 950011477 B1 KR950011477 B1 KR 950011477B1 KR 1019920026063 A KR1019920026063 A KR 1019920026063A KR 920026063 A KR920026063 A KR 920026063A KR 950011477 B1 KR950011477 B1 KR 950011477B1
- Authority
- KR
- South Korea
- Prior art keywords
- message
- error
- controller
- dma controller
- dma
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 적용되는 하드웨어 구성도.
제2도는 본 발명의 개략적인 전체 흐름도.
제3도는 수신측 초기화 흐름도.
제4도는 수신 메시지 처리 흐름도.
제5도는 수신측 정상 인터럽트 구동에 따른 흐름도.
제6도는 수신측 에러 인터럽트 구동에 따른 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 상위 프로세서 및 메모리관리보드(MPMA)
2 : 프로세서통신제어보드(PCCA) 3 : 신호버스정합보드(SBLA)
4 : 중앙처리장치(CPU) 5 : 공유메모리(Dual Ported RAM)
6 : 국부메모리(local RAM) 7 : DMA제어기(DMAC)
8 : 다중프로토콜통신제어기(MPCC) 9 : 다기능주변제어침(MFP)
10 : 하드웨어버퍼(FIFO)
본 발명은 전전자 교환기의 주프로세서 및 종속프로세서로 구성되는 신호메시지 처리프로세서의 신호버스정합보드에서 신호단말망을 통해 들어오는 메시지들을 처리하는 메세지수신 방법에 관한 것이다.
일반적으로 주 프로세서 및 종속프로세서로 한 시스팀을 이루어 구성되어 외부 시스팀(컴퓨터, 프로세서)과 통신하는데 있어 종래의 시스팀들은 복잡한 정합구조나 계층적 구조등을 가짐으로 인해 성능을 저하시키는 요인이 되고 있다. 특히 주 프로세서와 종속 프로세서에 모두 고유한 운영체계를 가지면서 응용프로그램에서 고유한 통신 기능을 구현하는 것은 어떤 표준화된 입출력 정합을 지킬 수 있다는 장점은 가지지만 시스팀을 복잡하게 할뿐만 아니라 전전자 교환기와 같은 고도의 실시간을 요하는 시스팀에는 적합하지 않다.
따라서, 본 발명의 목적은 전전자 교환기의 신호단말기 망에 접속된 신호메시지 처리 프로세서(SMHP)와 그룹화되는 다수의 신호단말제어보드(STCA)들이 상호 통신을 할때, 타신호 제어 단말보드들로 부터 신호버스정합보드(SBIA)로 보내진 메시지들을 신뢰성 보장과 함께 최단 시간내에 수신을 완료하게 하는 메시지 수신방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 중앙처리장치, 공유기억장치, 국부기억장치, DMA제어기, 다중프로토콜 통신제어기, 다기능 주변제어기, FIFO를 구비한 전전자교환기의 신호버스정합도드에 적용되어 메시지 수신을 제어하는 방법에 있어서, 상기 신호버스정합보드(3 : SBIA)가 메시지 수신을 할 수 있도록 인터럽트 구동기를 등록하고, 수신부를 초기화하고, 국부기억장치에 DMA제어기가 운영하는 수신큐를 순환방식으로 운영하도록 수신부를 초기화하는 제1단계와, 상기 제1단계 수행후, 초기화이후 수신 구동기들에서 수집된 각종 프레임들의 상태에 따라 각종 에러를 판별하는 제 2단계와, 상기 제2단계 수행후, 에러가 발생한 메시지의 에러들에 대한 통계를 수집하고 그 메시지를 파기하는 제3단계와, 상기 제2단계 수행후, 에러가 없는 메시지들에 대해 상위 프로세서 및 메모리관리보드로 전송하고 DMA제어기의 큐에 대해 중앙처리장치가 순환방식으로 운영되도록 주소를 변경하는 제4단계와, 상기 제4단계 수행후, 각종 에러들을 판별 할 수 있도록 현재 버퍼에 다중프로토콜 통신제어기의 상태, DMA제어기 수신 전송 카운터 값을 저장하고 다중프로토콜 통신제어기의 수신 상태에 따라 정상/비정상 유무를 표시하고 DMA제어기 수행중 발생한 DMA제어기 에러에 대해 현재 버퍼에 DMA 에러로 표시하는 제5단계를 구비하여 수행되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명이 일실시예를 상세히 설명한다.
제1도는 본 발명이 적용되는 전전자 교환기의 신호메시지처리프로세서의 구성도로서, (가)는 전체 신호메시지 처리 프로세서(SMHP) 구성도, (나)는 본 발명이 적용되는 신호버스 정합보드(SBIA)의 하드웨어 구성도이다. 도면에서, 1은 상위프로세서 및 메모리관리보드(MPMA), 2는 프로세서 통신 제어보드(PCCA), 3은 신호버스 정합보드(SBIA), 4는 중앙처리장치(CPU), 5는 공유기억장치(DPRAM), 6은 국부기억장치(Local RAM), 7은 DMA제어기(DMAC), 8은 다중 프로토콜 통신제어기(MPCC), 9는 다기능주변제어기(MFP), 10은 FIFO를 각각 나타낸다.
도면에 도시한 바와 같이, 본 발명이 적용되는 신호버스 정합보드(3 : SBIA)는 상위 프로세서 및 메모리관리보드(1 : MPMA)와 신호버스정합보드(3 : SBIA)간에 시스팀 주 버스를 통해 공통으로 사용하는 수신메시지 버퍼를 탑재하는 공유기억장치(5), 수신처리소프트웨어, DMA제어기 수신 버퍼, 데이터를 탑재하는 국부기억장치(6), 중앙 처리 장치의 수행과 병행적으로 다중 프로토콜통신 제어기로부터 전달된 메시지를 국부기억장치내의 수신버퍼로 전송하는 DMA제어기(7), 신호 단말망노드로 부터 전송된 프레임들에 대해 영소거, 프레임검사시퀸스 비교, 주소 비교등의 비트지향적 프로토콜(BOP : Bit Oirented Protocol)을 수행하는 다중프로토콜통신제어기(8), 각종 실시간 타이머 및 입출력을 지원하는 다기능 주변제어기(9), DMA 제어기(7)와 다중프로토콜 통신제어기(8) 사이에 속도등의 차이를 완충시키고 DMA제어기를 최대 성능으로 활용할 수 있게 하는 수신 FIFO(10)로 구성된다.
본 발명은 신호버스 정합보드(3 : SBIA)에서의 메시지 수신에 관한 것이다.
제2도는 수신 전체 흐름도로서, 기능적으로 수신부 하드웨어 및 백터 초기화를 수행하는 수신 초기화단계(11)와, 상기 초기화 단계(11) 수행후, 수신측 칩에 의해 이벤트 대기 상태(12)에서 이벤트 발생시 마다 DMA제어기(7)와 다중프로토콜 통신제어기(8)을 통해 DMA제어기(7) 수신 큐에 수신된 메시지들을 중앙처리장치(4)가 폴링하여 공유메모리(5)을 통해 상위프로세서 및 메모리관리보드(1 : MPMA)로 전송하는 수신처리 단계(13)에 의해 수행된다.
제3도는 신호 단말망과의 통신을 위해 신호버스 정합보드(3)에서 초기화시 수행하는 수신 초기화 단계의 제어흐름도이다.
수신 초기화는 먼저 DMA제어기(7) 수신 구동기들을 해당 백터테이블에 등록한다(20). 그리고 신호단말노드와의 통신을 위해 DMA제어기(7) 및 다중프로토콜 통신제어기(8)의 레지스터들을 초기화시킨다(21).
그런 다음 DMA제어기(7)가 사용하는 순환방식의 수신 큐를 초기화시키고(22) DMA제어기(7)의 수신부를 구동시킨다(23). 그리고 다중프로토콜 통신제어기(8)을 구동시키고 종료한다(24).
제4도는 신호단말망노드에서 전송된 프레임들이 신호버스정합보드(3 : SBIA)내의 DMA제어기(7)에 의해 국부메모리(6)의 버퍼에 수신된 후 이들을 처리하는 수신 처리에 대한 제어 흐름도이다.
중앙처리장치(4)는 현재 버퍼 주소에 DMA제어기(7)에 의해 수신된 메시지가 존재하는가를 검사한다(25).
검사 결과 수신된 메시지가 존재하면 수신된 메시지에 대한 검증 절차를 수행한다. 전송로 상의 에러에 대한 검증 작업은 다중프로토콜 통신제어기(8)가 프레임을 수신했을 때의 상태로 알 수 있으며, DMA제어기(7)의 오동작으로 인한 수신시 에러는 인터럽트 발생시 그 상태가 메시지 수신 버퍼에 유지된다. 다중프로토콜통신제어기(8)에 의해 탐지된 에러 즉, CRC 에러, 프레임 에러, 파손된 프레임등이 발생되었는가를 검사한다(26).
검사 결과 에러가 발생하지 않았으면 DMA제어기(7)의 수신 상태를 판별한다(27). DMA제어기(7)에러가 발생하지 않았으면 수신된 메시지가 정확히 전송되었는 가를 판별하기 위해 DMA제어기(7)에 의한 메모리 전송 카운터와 수신 메시지의 실제 길이를 구한다(28). 그리고 DMA제어기(7)에 의한 전송 카운터와 메시지의 길이를비교하여(29), 비교한 결과가 같으면 메시지의 목적지 주소에 대한 검증을 수행한다(30).
목적지 주소가 자신의 프로세서이면 상위프로세서 및 메모리관리보드(1 : MPMA)로 메시지를 전송한다(31).
한편 다중프로토콜 통신제어기(8) 에러 발생, DMA제어기(7) 에러 발생, 메시지 길이에 대한 검증결과 비정상 메시지의 발생등의 결과는 각각의 에러 유형별로 구분되어 통계치로 수록된 후 (32) 프레임을 파기한다(33).
상기 과정 이후 다음 메시지들을 처리하기 위해 버퍼의 주소를 갱신하는 작업을 수행한다. 현재 버퍼 주소가 수신 큐의 끝이면(34) 순환큐를 운영하기 위해 큐의 시작으로 조정한 후(35) 처음으로 리턴하고, 현재 버퍼 주소가 끝이 아니면 버퍼 주소를 다음 버퍼로 증가시킨 후(36) 처음으로 리턴한다.
제5도는 DMA제어기(7)와 다중프로토콜통신제어기(8)가 연동하여 하드웨어 수신 버퍼인 FIFO(10)를 통해 메시지 수신을 정상적으로 완료한 뒤 발생되는 이벤트에 의해 수행되는 인터럽트 구동에 따른 처리 흐름도이다.
메시지 수신이 완료되면 DMA제어기(7)에 의해 중앙처리장치(4)로 인터럽트가 발생되며, 중앙처리장치(4)는 DMA제어기(7) 정상수신 인터럽트 구동기를 수행하게 된다.
수신 이벤트가 발생하면 중앙처리장치(4)는 중첩된 DMA제어기(7) 인터럽트를 방지하기 위해 DMA제어기(7)를 운용을 일시 정지시킨 후(37) 다중프로토콜 통신처리기(8)의 수신 상태와 DMA제어기(7)에 의한 메모리 전송 카운터값을 버퍼에 저장(39)한다.
다중프로토콜 통신제어기(8) 수신 에러들의 발생 여부를 판단(40)하여 에러가 발생했으면 프레임 파기를 위해 그 사실을 버퍼에 표시하고(42) 수신 FIFO 및 다중프로토콜 통신제어기(8)의 수신 구동부를 재시동시키며(43) 수신 에러가 없을 경우 정상 프레임으로 표시한다(41).
마지막으로 중앙처리장치(4)는 일시 정지된 DMA제어기(7)를 다음 수신을 위하여 재구동시켜 수신 이벤트 대기 상태에 있게 한다(44).
제6도는 DMA제어기(7)의 동작이 비정상일 경우 발생하는 DMA제어기(7) 에러 인터럽트 구동에 따른 제어 흐름을 보여준다.
DMA제어기(7) 에러가 발생했을 때 DMA제어기는 중앙처리장치(4)로 인터럽트를 발생한다. 중앙처리장치(4)는 DMA제어기(7)의 에러 상태를 버퍼에 저장한 후(45) 중첩된 DMAC 인터럽트를 방지하기 위해 DMA제어기(7)의 운용을 일시 정지시킨다(46). 수신 처리부에서 프레임을 파기할 수 있도록 그 사실을 버퍼에 표시하고(47) 일시 정지된 DMA제어기(7)를 재구동하여 다음 수신에 대비한다(48).
본 발명은 국부메모리와 공유메모리를 같이 사용하는 수신부 처리 방법에 관한 것으로서, 신호버스 정합보드(3 : SBIA)의 공유메모리는 상위프로세서 및 메모리관리보드(1 : MPMA)와의 정합을 위해 사용되며 성능을 더욱 높이기 위해서 국부메모리를 사용하지 않고 공유메모리를 직접 사용하는 수신방식 또한 가능하다. DMA제어기(7)는 신호단말노드로 부터 수신된 메시지를 공유메모리로 직접 전송할 수 있으며 공유메모리 버퍼에 수신된 메시지의 에러 상태를 저장하고 상위에서 정상 메시지 처리 및 에러 메시지들에 대한 파기를 결정할 수 있게 구현하는 것 또한 가능하다.
따라서, 상기와 같은 처리절차에 의해 수행되는 본 발명은, 전전자교환기의 신호단말망에 접속된 신호메시지 처리 프로세서(SMHP) 내의 신호버스 정합보드(3 : SBIA)에서 동작하며 다음과 같은 효과를 얻을 수 있다.
첫째, 하드웨어적으로 최대의 성능을 낼 수 있도록 설계된 전용 통신 프로세서인 신호버스정합보드구조 및 칩들의 특성에 맞게 소프트웨어적으로도 메시지 수신을 전적으로 DMA제어기에게 전담시키고 중앙처리장치(4)의 유휴 상태를 없도록하여 수신측 제반 절차를 최적화함으로서 최대의 성능을 발휘할 수 있다.
둘째, 비정상적으로 수신된 메시지들에 대해 에러 종류법 통계치를 측정하는 기능으로 보드의 상태를 점검할 수 있다.
Claims (1)
- 중앙처리장치(4), 공유기억장치(5), 국부기억장치(6), DMA제어기(7), 다중프로토콜 통신제어기(8), 다기능 주변제어기(9), FIFO(10)를 구비한 전전자교환기의 신호버스 정합보드(3 : SBIA)에 적용되어 메시지 수신을 하는 방법에 있어서, 상기 신호버스 정합보드(3 : SBIA)가 메시지 수신을 할 수 있도록 인터럽트 구동기를 등록하고,수신부를 초기화하고, 국부기억장치(6)에 DMA제어기(7)가 운영하는 수신부를 순환방식으로 운영하도록 수신부를 초기화하는 제1단계(20 내지 24)와, 상기 제1단계(20 내지 24) 수행부, 초기화 이후 수신 구동기들에서 수집된 각종 프레임들의 상태에 따라 각종 에러를 판별하는 제2단계(25 내지 30)와, 상기 제2단계(25 내지 30) 수행후, 에러가 발생한 메시지의 에러들에 대한 통계를 수집하고 그 메시지를 파기하는 제3단계(32,33)와, 상기 제2단계(25 내지 30) 수행후, 에러가 없는 메시지들에 대해 상위프로세서 및 메모리관리보드(1 : MPMA)로 전송하고 DMA제어기(7)의 큐에 대해 중앙처리장치(4)가 순환방식으로 운영되도록 주소를 변경하는 제4단계(31,34 내지 36)와, 상기 제4단계(31,34 내지 36) 수행후, 각종 에러들을 판별 할 수 있도록 현재 버퍼에 다중프로토콜 통신제어기(8)의 상태, DMA제어기 수신 전송 카운터 값을 저장하고 다중프로토콜 통신처리기(8)의 수신 상태에 따라 정상/비정상 유무를 표시하고 DMA제어기(7) 수행중 발생한 DMA제어기(7) 에러에 대해 현재 버퍼에 DMA 에러로 표시하는 제5단계(37 내지 47)를 구비하여 수행되는 것을 특징으로 하는 메시지 수신방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026063A KR950011477B1 (ko) | 1992-12-29 | 1992-12-29 | 전전자교환기의 신호단말망에 접속된 신호버스 정합보드 에서의 메시지 수신 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026063A KR950011477B1 (ko) | 1992-12-29 | 1992-12-29 | 전전자교환기의 신호단말망에 접속된 신호버스 정합보드 에서의 메시지 수신 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940017463A KR940017463A (ko) | 1994-07-26 |
| KR950011477B1 true KR950011477B1 (ko) | 1995-10-05 |
Family
ID=19347184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026063A KR950011477B1 (ko) | 1992-12-29 | 1992-12-29 | 전전자교환기의 신호단말망에 접속된 신호버스 정합보드 에서의 메시지 수신 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950011477B1 (ko) |
-
1992
- 1992-12-29 KR KR1019920026063A patent/KR950011477B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940017463A (ko) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012686B1 (ko) | 통신 시스템용 스테이션 및 그 통신방법 | |
| KR19990067626A (ko) | 패킷송수신장치및패킷수신장치 | |
| US7370117B2 (en) | Communication system and method for communicating frames of management information in a multi-station network | |
| US7043574B2 (en) | Computer system and frame transmitting method | |
| KR950011477B1 (ko) | 전전자교환기의 신호단말망에 접속된 신호버스 정합보드 에서의 메시지 수신 방법 | |
| US6154129A (en) | Operation system for transmission devices and alarm monitoring method | |
| US7649906B2 (en) | Method of reducing buffer usage by detecting missing fragments and idle links for multilink protocols and devices incorporating same | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| US6629164B1 (en) | Character counter and match registers in a serial interface | |
| KR950010483B1 (ko) | 전전자교환기의 신호단말망에 접속된 신호버스정합보드에서의 메시지 송신방법 | |
| CN113794713A (zh) | Fc-ae-1553协议桥接mil-std-1553和uart的通讯处理方法 | |
| KR100214134B1 (ko) | 전전자 교환기의 스탠바이 프로세서의 자기진단 방법 | |
| CN113315955B (zh) | 一种arinc818-2接收端口错误处理装置及方法 | |
| KR930005124B1 (ko) | 다중 팩시밀리 통신시 이미지 데이타의 페이지 끝 체크 방법 | |
| CN111654434B (zh) | 一种流量切换的方法、装置以及转发设备 | |
| KR930010292B1 (ko) | 통신제어보드의 장애 진단 및 복구 방법 | |
| JPH09269936A (ja) | リモートリード処理方法およびその装置 | |
| KR100350456B1 (ko) | 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법 | |
| JP2000259526A (ja) | シリアルインターフェース回路 | |
| JP2522910B2 (ja) | ラインバツフア切替方式 | |
| KR930002138B1 (ko) | 공통선 신호장치의 신호링크 기능구현방법 | |
| JP2000269977A (ja) | Ａｔｍスイッチデバイスの故障検出システム | |
| KR890007083Y1 (ko) | 실시간 클럭감시에 의한 중앙처리장치의 재개회로 | |
| KR940007156B1 (ko) | 통신 네트워크상에서의 프로세서 동기화 기법 | |
| JP3246779B2 (ja) | 故障情報収集方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031001 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |