KR950010423B1 - 전압분할 디지탈/아날로그 변환기 - Google Patents

Abstract

내용 없음.

Description

전압분할 디지탈/아날로그 변환기

제 1 도는 일반적인 전압분할 디지탈/아날로그변환기 구성도.

제 2 도는 종래 디지탈/아날로그변환기와 결부된 전압분할 디지탈/아날로그변환기 구성도.

제 3 도는 본 발명의 전압분할 디지탈/아날로그변환기 구성도.

제 4 도는 제 3 도에 있어서, 에미터플로워 스위치의 구성도.

제 5 도는 제 3 도에 있어서, 베이스전류 발생기의 구성도.

제 6 도는 제 3 도에 있어서, 입력신호의 레벨시프트회로 구성도.

제 7 도는 종래와 본 발명 디지탈/아날로그변환기의 안정화시간의 비교그래프.

* 도면의 주요부분에 대한 부호의 설명

10 : 베이스전류발생기 11 : 전류원

: 저항: 전압비교기

: 익스클루시브 오아게이트

: 에미터플로워 스위치 C_P: 기생캐패시터

본 발명은 전압분할 디지탈/아날로그변환기에 관한 것으로, 특히 일반스위치를 에미터플로워스위치로 대체하여 사용함으로써 능동적인 충/방전을 통하여 동작속도를 향상시킨 전압분할 디지탈/아날로그변환기에 관한 것이다.

일반적인 N비트 전압분할(Voltage Scaling) 디지탈/아날로그 변환기는 제 1 도에서와 같이 입력되는 N비트의 디지탈 입력신호를 디코딩하는 N비트 디코더(1)와, 이 N비트 디코더(1)의 출력신호에 따라 2^N개의 저항으로 이루어진 저항열의 각 노드에서 발생된 기준전압 (T5) 을 최종출력단(Vout)으로 전달하는 2_N개의 스위치 (S₂-S_2N)로 구성된다.

그리고 2단계 아날로그/디지탈변환기나 스브레인징(Subranging)아날로그/디지탈변환기를 구현하기 위해서는 1단계 아날로그/디지탈변환기의 결과와 입력신호와의 차이전압을 발생시키기 위한 디지탈/아날로그변환기가 필요하다. 씨모스(CMOS)공정을 사용하여 2단계 아날로그/디지탈변환기를 구현하는 경우 일반적으로 전압분할 디지탈/아날로그 변환기를 사용한다.

2단계 아날로그/변환기의 부분회로로 아날로그/디지탈변환기와 결부된 전압분할 디지탈/아날로그 변환기 구성도는 제 2 도에 도시된 바와 같이 2^N개의 저항에 의해 분압된 각 노드점의 기준전압 ()을 반전입력단자(-)로 입력받고 그의 비반전입력단자(+)로 입력전압(V_IN)을 입력받아 두 입력전압을 비교하는 전압비교 ()와, 이 전압비교기 (C₁,C₂)... ()의 출력을 입력받아 배타적 오아링하는 익스클루시브 오아게이트()와, 이 익스클루시브 오아게이트()의 출력신호에 따라 온, 오프하여 저항열의 각 노드점의 기준전압을 공급 또는 차단하여 최종출력단(V_out)으로 출력하는 스위칭()로 구성된다.

이와같이 구성된 종래의 기술에 대하여 살펴보면 다음과 같다.

2단계 아날로그/디지탈변환기의 부분회로로 전압분할 디지탈/아날로그 변환기를 사용하는 경우에는 제 1 도에 사용된 디코더를 사용할 필요가 없다. 왜냐하면 N비트디코더의 출력신호와 동일한 형태로 구성되기 때문이다.

먼저 제 1 도에서와 같이 N비트의 디지탈 입력신호가 디코더(1)에 입력되면, 그 디코더(1)는 그에 연결된 2^N개의 스위치()중에서 하나만을 닫게한다. 그러면 상기 닫힌 스위치는 2^N개의 저항으로 이루어진 저항열의 각 노드에서 발생된 2^N개의 기준전압들중 N비트의 디지탈 입력신호에 대응되는 기준전압을 출력단(Vout)에 전달한다.

그리고 제 2 도에 도시한 아날로그/디지탈변환기와 결부된 전압분할 디지탈/아날로그변환기는 아날로그 입력신호전압의 크기가 A지점의 전위와 B지점의 전위 사이에 있었다면 즉 V_A＜ V_IN＜ V_B, A에 연결된 전압비교기(C_n)의 출력측에는 '1'의 값이 나타나고, B에 연결된 전압비교기(C_n+1)의 출력측에는 '0'의 값이 나타난다.

따라서 상기 전압비교기(C_n) (C_n+1)의 출력값을 입력받은 익스클루시브 오아게이트(X_n)는 배타적 오아링을 한 '1' 값을 출력한다. 상기 익스클루시브 오아게이트(X_n)의 출력 '1'이 스위치(S_n)의 게이트에 입력되면 그 스위치(S_n)가 온되므로 노드 A의 전압이 출력단(V_out)으로 나타난다. 상기에서 n값은 1-2^N사이의 임의의 값을 가질 수 있다. 그러므로 특별한 디코더 없이도 전압비교기와 익스클루시브 오아게이트의 조합에 의해 디코더의 출려과 동일한 출력을 얻을 수 있고, 이 신호로 스위치()중 하나를 연결하여 출력전압을 얻을 수 있다.

그러나 상기에서와 같은 종래의 기술에 있어서, 전압분할 디지탈/아날로그변환기의 안정화시간(SETTING TIME)이 저항열을 구성하는 저항과 스위치의 온저항 및 출력단의 기생캐패시터의 값에 의해 좌우된다. 즉 출력단에 존재하는 기생요량의 크기는 2^N개의 씨모스(CMOS)나 엔모스(NMOS)스위치의 드레인/소오스기생용량(C_drain/source)의 합이므로 디지탈/아날로그변환기의 안정화 시간을 결정하는 시상수(τ) 는 최악의 경우

와 같이 주어지게 되어 속도향상에 제약이 따른다.

따라서 종래의 문제점인 안정화 시간을 줄이기 위하여 본 발명은 에미터플로워스위치를 사용하여 출력단에서 입력단을 바라보는 등가저항이 주정들어 저항열과 저항값이 줄어들도록 함과 아울러 베이스전류발생기내 바이폴라 트랜지스터의 에미터와 가판사이에는 기생용량이 매우 작으므로 이를 2^N개 합하여도 기생용량이 크지 않으므로, 안정화 시간이 즐어들게 되어 속도향상에 유리하도록 한 전압분할 디지탈/아날로그변환기를 창안한 것으로, 이하 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제 3 도는 본 발명의 전압분할 디지탈/아날로그변환기 회로구성도로서 이에 도시한 바와 같이 저항()에 의해 분압된 기준전압()을 반전입력단자(-)로 입력받고 그의 비반전입력단자(+)로 입력전압(V_IN)을 입력받아 두 값을 비교하는 전압비교기()와, 이 전압비교()의 출력을 입력받아 배타적오아링하는 익스클루시브 오아게이트()와, 이 익스클루시브 오아게이트()의 출력신호에 따라 저항 (R₁-R_2N)의 각 노드점의 기준전압을 스위칭하여 전달하는 에미터플로워 스위칭()와, 이 에미터플로워스위치()에 베이스전류를 공급하는 베이스전류 발생기(10)와, 최종출력단(Vout)에 결부되어 있는 기생캐패시커 (C_P)및 전류원(11)으로 구성한다.

이와같이 구성된 본 발명의 작용 및 효과에 대하여 상세히 설명하면 다음과 같다.

전압비교기가 그의 반전입력단자(-)로 저항으로 된 저항열의 각 노드점의 기준전압을 입력받고 그의 비반전입력단자(+)로 아날로그의 입력전압(V_IN)을 입력받아 두 전압을 비교한다음 비교한 신호를 출력하면 익스클루시브 오아게이트는 상기 전압기(C₁, C₂)(C₂, C₃)…를 각기 입력받아 배타적 오아링을 행한다. 이 배타적 오아링한 출력신호에 따라 에미터플루워스위치(SE₁-SE_2N)는 입력신호 및 베이스전류발생기(10)에 따라 온 또는 오프되어 저항열의 각 노드점의 기준전압을 최종출력단(Vout)으로 전달하거나 차단한다.

가령 아날로그 입력신호전압 (V_IN)의 크기가 V2지점의 전위와 V1지점의 전위 사이에 있었다면 즉 V₂<V_IN<V1,V2에 연결된 전압비교기(C₂)의 비교값은 반전압입력단자(-)로 입력되는 전압이 비반전입력단자 (+)로 입력되는 값보다 작으므로 그의 출력측에는 '1' 의 값이 나타나고 V1에 연결된 전압기교기(C₂)의 비교값은 그의 반전입력단자(-)로 입력되는 전압이 그의 비반전입력단자(+)로 입력되는 값보다 크므로 그의 출력측에는 '0' 의 값이 나타난다. 따라서 상기 전압비교기(C₂)(C₃)의 출력값을 입력받은 익스클루시브 오아게이트(X₂)는 (0 1)을 입력받아 배타적 오아링을 한 '1' 값을 출력한다. V2 전압과 익스클루시브 오아게이트 (X₂)의 출력신호에 따라 에미터플로워스위치는 (SE₂)다음과 같이 동작한다.

에미터플로워스위치의 회로구성도는 나타낸 제 4 도에서 익스클루시브 오아게이트(X₂)의 출력을 X_n이라하고, V2의 전압을 V_n이라 하였을때, X_n이 '1' 이면 엔모스트랜지스터(NM1)은 온되고 피모스트랜지서(PM1)는 오프되어 저항열의 n번째 노드의 전압(V_n)은 바이폴라 트랜지스터(Q1)의 V_BE만큼 떨어진 값이 나타나게 된다.

여기서 바이폴라 트랜지스터(Q1)의 베이스로 공급되는 베이스전류(I_B)가 V_n으로부터 공급될 경우 저항열에서의 베이스전류로 인한 전압강하와 엔모스트랜지스터(NM1)은 온(ON)저항으로 인한 전압강하로 인하여 바이폴라 트랜지스터(Q1)의 베이스단자의 전압이 변화할 우려가 있으므로, 바이폴라 트랜지스터(Q1)에 공급되는 베이스전류는 엔모스트랜지스터(NM1)를 통하여 공급되지 않아야 한다.

이는 결국 상기 바이폴라 트랜지스터(Q1)의 베이스단자에 공급되는 전류는 익스클루시브 오아게이트의 하이상태의 출력전압에 의해 엔모스트랜지스터(NM2)가 턴온되면 베이스전류발생기(10)로 부터 바이폴라 트랜지스터(Q1)의 베이스단자에 베이스 전류 (I_B)를 흘려주므로 상기 엔모스트랜지스터(NM1)에 전류가 흐르지 않는다.

이때 익스클루시브 오아게이트의 출력 (X_n)이 로우상태가 되면 피모스트랜지스터(PM1)가 턴온되어 상기 바이폴라 트랜지스터(Q1)의 베이스전하를 방전시키고, 또한 엔모스트랜지스터(NM1)(NM2)는 오프되어 바이폴라 트랜지스터(Q1)에 베이스전류를 공급하지 못하여 상기 바이폴라 트랜지스터(Q1)는 오프된다.

상기에서와 같은 방법으로 에미터플로워스위치 ()가 동작하는데 2^N개의 에미터플로워스위치(SE₁-SE_2N)중 하나만이 온상태가 되므로 저항열의 기준전압이 V_BE만큼 떨어져서 출력단에 나타나게 된다. 여기서 바이폴라 트랜지스터의 매칭측성이 우수하므로 에미터 플로워스위치(SE₂-SE_2N) 사이에서 전압강하 V_BE의 차이는 무시할만하다. 이렇게 동작하는 에미터플로워스위치에 베이스전류는 공급하는 베이스전류 발생기(12)는 제 5 도에서와 같이 전류미러(NM3)(NM4)에 의해 동일한 전류가 S선을 따라 에미터플로워스위치(SE₁-SE_2N)에 공급된다.

이와같은 회로구성에서는 디지탈/아날로그변환기의 출력전압이 이상적인 출력전압보다 V_BE만큼 떨어져서 나타난다. 따라서 아날로그 입력신호와 디지탈/아날로그변환기의 출력신호와의 차이를 보상하기 위해서는 입력신호를 V_BE만큼 떨어뜨려야 한다. 이와같이 차이나는 만큼 입력신호를 레벨시프트하여 입력신호를 입력시키는데 이에 대하여는 제 6 도에 도시한 바와 같다.

즉, 아날로그 입력전압(V_IN)을 공급하는 엔모스트랜지스터(NM5)의 게이트를 전원전압단(Vcc)에 연결하여 상기 엔모스트랜지스터(NM5)를 항상 턴온상태로 만들어 입력전압(V_IN)을 트랜지스터(Q3)의 베이스로 전달하는데 이는 엔모스트랜지스터(NM6)에 의해 풀업받아 전달한다. 따라서 상기 트랜지스터(Q3)는 그의 베이스와 에미터간의 전압차만큼 시프트된 입력전압의 출력(V_IN') 된다. 따라서 최종출력전압이 시프트되어 나타나는 전압에 대해 미리 시프트시켜 입력시켜 시프트없이 출력이 가능하도록 한다.

따라서 에미터플로워스위치를 사용하여 저항열과 스위치의 저항값이 줄어들어 에미터플로워스위치내에 바이폴라 트랜지스터의 에미터와 기판사이에는 기생용량이 매우작아지므로 이를 2^N개 합하여도 기생 용량이 크지 않아 동작속도를 향상시키도록 한다.

제 7 도는 종래의 전압분할 디지탈/아날로그변환기와 본 발명 전압분할 디지탈/아날로그변환기의 안정화시간(SETTING TIME)을 비교하였을때의 그래프를 나타낸 것으로 종래에 비해 안정화시간이 1/4로 줄어든 것을 볼 수 있다.

이상에서 상세히 설명한 바와 같이 본 발며은 스위치를 에미터 플로워스위치를 사용하여 저항열의 구성하는 저항과 출력단의 기생 캐패시터의 기생용량값을 줄여 안정화시간을 줄여 동작속도를 향상시킨 효과가 있도록 하였다.

Claims (3)

1. 저항의 의해 분압된 각 노드점의 기준전압을 반전입력단자(-)로 입력받고 그의 비반전입력단자(+)로 입력전압을 입력받아 두 값을 비교하는 전압비교기와, 상기 전압비교기의 출력을 입력받아 배타적오아링하는 익스클루시브 오아게이트 (X₁-X_2N)와, 상기 익스클루시브 오아게이트(X₁-X_2N)의 출력신호에 따라 저항의 각 노드점의 기준전압을 스위칭하여 전달하는 에미터플로워스위치와, 상기 에미터플로워스위치에 베이스전류를 공급하는 베이스전류 발생기(10)와, 최종출력단(Vout)에 결부되어 기생캐패시터(C_P) 및 전류원(11)으로 구성된 전압분할 디지탈/아날로그변환기.
2. 제 1 항에 있어서, 에미터플로워스위치는 n번째 익스클루시브 오아게이트의 출력단 (X_n)을 엔모스트랜스터(NM1)(NM2)및 피모스트랜지스터(PM1)의 게이트에 연결하고, 저항열의 n번째 전압(Vn)단을 드레인에 연결한 상기 엔모트랜지스터(NM1)의 소오스는 상기 엔모스트랜지스터(NM)의 드레인에 연결함과 아울러 바이폴라 트랜지스터(Q1)의 베이스 및 피모스트랜지서(PM1)의 소오스에 연결하며, 상기 엔모스트랜지스터(NM2)의 소오스느 베이스전류발생기(10)의 출력단에 연결하고, 상기 바이폴라 트랜지스터(Q1)의 에미터는 출력전압단(Vout)에 연결하여 구성됨을 특징으로 하는 전압분할 디지탈/아날로그 변환기.
3. 제 1 항에 있어서, 베이스전류발생기(10)는 전원전압단(Vcc)에 드레인이 연결된 엔모스트랜지스터(NM3)(NM4)의 게이트가 공통으로 연결함과 아울러 그 접속점을 상기 엔모스트랜지스터(NM4)의 소오스 및 트랜지스터(Q2)의 베이스에 연결하며, 상기 트랜지스터(Q2)의 에미터는 전류원(I)에 연결하고, 상기 트랜지스터(Q2)의 콜렉터는 전원 전압단(Vcc)에 연결하여 구성됨을 특징으로 하는 전압분할 디지탈/아날로그변환기.