KR950010422B1

KR950010422B1 - 전압분할 디지탈/아날로그 변환기

Info

Publication number: KR950010422B1
Application number: KR1019930017758A
Authority: KR
Inventors: 박승우
Original assignee: 금성일렉트론주식회사; 문정환
Priority date: 1993-09-04
Filing date: 1993-09-04
Publication date: 1995-09-16
Also published as: KR950010377A

Abstract

내용 없음.

Description

전압분할 디지탈/아날로그 변환기

제 1 도는 일반적인 전압분할 디지탈/아날로그변환기 구성도.

제 2 도는 아날로그/디지탈변환기와 결부된 전압분할 디지탈/아날로그 변환기 구성도.

제 3 도는 본 발명의 전압분할 디지탈/아날로그 변환기 구성도.

제 4 도는 종래와 본 발명의 안정화시간을 비교한 파형도.

* 도면의 주요부분에 대한 부호의 설명

: 저항: 전압비교기

: 앤드게이트: 스위치

S_P: 예비충전용 스위치 C_P: 기생캐패시터

본 발명은 전압분할 디지탈/아날로그 변환기에 관한 것으로, 특히 2단계 아날로그/디지탈변환기의 부분회로로 사용되는디지탈/아날로그 변환기의 출력단을 미리 아날로그 입력신호로 예비충전토록 함으로써 변환기의 안정화시간(setting time)을 줄일 수 있도록 한 전압분할 디지탈/아날로그변환기에 관한 것이다.

일반적인 N비트 전압분할(Voltage Scaling) 디지탈/아날로그 변환기는 제 1 도에서와 같이 입력되는 N비트의 디지탈 입력신호를 디코딩하는 N비트 디코더(1)와, 이 N비트 디코더(1)의 출력신호에 따라 2^N개의 저항으로 이루어진 저항열의 각 노드에서 발생된 기준전압 () 을 최종출력단(Vout)으로 전달하는 2^N개의 스위치로 구성된다.

그리고 2단계 아날로그/디지탈변환기나 서브레인징(Subranging)아날로그/디지탈변환기를 구현하기 위해서는 1단계 아날로그/디지탈변환기의 결과와 입력신호와의 차이전압을 발생시키기 위한 디지탈/아날로그변환기가 필요하다. 씨모스(CMOS)공정을 사용하여 2단계 아날로그/디지탈변환기를 구현하는 경우 일반적으로 전압분할 디지탈/아날로그 변환기를 사용한다.

2단계 아날로그/변환기의 부분회로로 아날로그/디지탈변환기와 결부된 전압분할 디지탈/아날로그 변환기 구성도는 제 2 도에 도시된 바와 같이 2개의 저항에 의해 분압된 각 노드점의 기준전압 ()을 반전입력단자(-)로 입력받고 그의 비반전입력단자(+)로 입력전압(V_IN)을 입력받아 두 입력전압을 비교하는 전압비교기 ()와 인접한 두 전압비교기 (C₁,C₂)... ()의 출력을 입력받아 배타적 오아링 하는 익스클루시브 오아게이트()와, 이 익스클루시브 오아게이트()의 출력신호에 따라 온, 오프하여 저항열의 각 노드점의 기준전압을 공급 또는 차단하여 최종출력단(Vout)으로 출력하는 스위치()로 구성된다.

이와같이 구성된 종래의 기술에 대하여 살펴보면 다음과 같다.

2단계 아날로그/디지탈변환기의 부분회로 전압분할 디지탈/아날로그 변환기를 사용하는 경우에는 제 1 도에 사용된 디코더를 사용할 필요가 없다. 왜냐하면 N비트 디코더의 출력신호와 동일한 형태로 구성되기 때문이다.

먼저 제 1 도에서와 같이 N비트의 디지탈 입력신호가 디코더(1)에 입력되면, 그 디코더(1)는 그에 연결된 2^N개의 스위치()중에서 하나만을 닫게한다. 그러면 상기 닫힌 스위치는 2^N개의 저항으로 이루어진 저항열의 각 노드에서 발생된 2^N개의 기준전압들중 N비트의 입력신호에 대응되는 기준전압을 출력단(Vout)에 전달한다.

그리고 제 2 도에 도시한 아날로그/디지탈변환기와 결부된 전압분할 디지탈/아날로그변환기는 아날로그 입력신호전압의 크기가 A지점의 전위와 B지점의 전위 사이에 있었다면 즉 V_A＜ V_IN＜ V_B, A에 연결된 전압비교기(C_n)의 출력측에는 '1'의 값이 나타나고, B에 연결된 전압비교기(C_n+1)의 출력측에는 '0'의 값이 나타난다.

따라서 상기 전압비교기(C_n) (C_n+1)의 출력값을 입력받은 익스클루시브 오아게이트(X_n)는 배타적 오아링을 한 '1' 값을 출력한다. 상기 익스클루시브 오아게이트(X_n)의 출력 '1'이 스위치(S_n)의 게이트에 입력되면 그 스위치(S_n)가 온되므로 노드 A의 전압이 출력단(Vout)으로 나타난다. 상기에서 n값은 1-2^N사이의 임의의 값을 가질 수 있다. 그러므로 특별한 디코더없이도 전압비교기와 익스클루시브 오아게이트의 조합에 의해 디코더의 출려과 동일한 출력을 얻을 수 있고, 이 신호로 스위치(T14)중 하나를 연결하여 출력전압을 얻을 수 있다.

그러나 상기에서와 같은 종래의 기술에 있어서, 전압분할 디지탈/아날로그변환기의 안정화시간(SETTING TIME)이 저항열을 구성하는 저항과 스위치의 온저항 및 출력단의 기생캐패시터의 값에 의해 좌우된다. 즉 출력단에 존재하는 기생요량의 크기는 2^N개의 씨모스(CMOS)나 엠모스(NMOS)스위치의 드레인/소오스기생용량(C_drain/source)의 합이므로 디지탈/아날로그변환기의 안정화시간을 결정하는 시정수(τ) 는 최악의 경우

와 같이 주어지게 되어 속도향상에 제약이 따른다.

따라서 종래의 문제점인 안정화 시간을 줄이기 위하여 본 발명은 입력신호로 출력단의 기생캐패시터를 미리 충전하여 전압차를 크게 줄일 수 있도록 하여 안정화시간을 줄이도록 한 전압분할 디지탈/아날로그변환기를 창안한 것으로, 이하 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제 3 도는 본 발명의 전압분할 디지탈/아날로그변환기 회로구성도로서 이에 도시한 바와 같이 2^N개의 저항()에 의해 분압된 각 노드점의 기준전압()을 반전입력단자(-)로 입력받고 그의 비반전입력단자(+)로 입력전압(V_IX)을 입력받아 두 입력전압을 비교하는 전압비교기()와, 이 전압비교기()의 출력을 비반전입력단자 입력받고 차상위의 전압비교기(), 전원전압(V_DD)을 반전입력단자로 입력받음과 아울러 제어신호(Ctl)를 반전입력단자로 입력받아 앤드조합하는 앤드게이트()와, 이 앤드게이트()의 출력신호에 따라 온, 오프하여 저항열의 각 노드점의 기준전압을 최종출력단(Vout)으로 전달하는스위치()와, 최종출력단의 기생캐패시터터(C_P)와, 제어신호(Ctl)에 따라 온 또는 오프하여 상기 기생캐패시터 (C_P)로 입력전압(V_IN)을 공급하는 예비충전용 스위치(S_P)로 구성한다.

이와같이 구성된 본 발명의 작용 및 효과에 대하여 상세히 설명하면 다음과 같다.

저항()에 의한 저항열의 각 노드점의 기준전압을 반전입력단자(-)로 입력받고 비반전입력단자(+)로 입력신호(V_IN)를 전압비교기()가 입력받아 대소를 비교하는 반주기 동안에는 예비충전용 스위치(S_P)로 하이 "1" 상태의 제어신호(Ctl)가 입력되고, 상기 전압비교기() 출력측에 비교의 결과가 출력되는 반주기 동안에는 로우 "0" 상태의 제어신호(Ctl)가 입력된다.

따라서 상기 전압비교기()가 입력되는 두 입력의 대소를 비교하는 동안에 하이 "1" 상태의 제어신호(Ctl)가 예비충전용 스위치(S_P)로 입력되면 상기 예비충전용 스위치(S_P)는 턴온되어 입력전압(V_IN)을 최종출력단(Vout)과 결부되어 있는 기생캐패시터(C_P)로 전달하여 에비충전되도록 한다. 이때 하이 "1" 상태의 제어신호(Ctl)를 반전입력단자로 반전된 로우 "0" 상태의 제어신호(Ctl)를 앤드게이트()가 받아들이는데, 그 입력제어신호(Ctl)가 로우상태이므로 타측 입력에 관계없이 로우신호를 출력하므로 스위치()는 모두 오프상태가 되어 예비충전과정에 영향을 미치지 않는다.

이후 제어신호(Ctl)가 로우 "0" 상태가 되면 예비충전용 스위치(S_P)는 오프가 되어 더이상 입력전압(V_IN)을 전달하지 않으며, 반전입력단자로 반전된 하이 "1" 상태가 앤드게이트()로 인가되며, 상기 전압비교기()에서 비교출력된 출력전압과 차상위 전압비교기() 출력전압의 반전입력에 따라 앤드게이트()가 앤드조합한 조합신호에 의해 스위치()를 온또는 오프시켜 전달된 신호를 변환된 디지탈 값으로 출력토록 한다.

예를 들면 아날로그 입력전압(V_IN)이 A와 B기준전압 사이에 있을 때 즉, V_A<V_IN<V_B일때 전압비교기(C_n)의 출력측에는 "1"이 나타나고, 로우상태의 제어신호(Ctl)가 반전입력단자를 통해 반전된 하이신호와, 전압비교기(C_n+1)의 로우신호를 반전입력단자를 통해 반전입력된 하이신호를 각각 입력받으므로 상기 앤드게이트(G_n)는 하이 "1" 신호를 출력한다. 따라서 그 하이신호에 의해 스위치(S_n)는 온되어 A점의 전압을 최종출력단(Vout)에 나타나게 한다.

결국 입력전압으로 예비충전함으로써 출력단전압의 초기상태와 최종상태의 차이가 하나의 저항양단의 전압차이에 불과하므로 충전되어야 할 전압차이는 ()/2^N으로 크게 줄어든다. 이 전압차의 크기가 디지탈/아날로그변환기의 안정화시간을 결정하므로 종래에 비해 크게 줄일 수 있다. 여기서 안정화시간이 줄어드는 정도는 비트수 N이 클수록 커짐을 알 수있다.

이에 대하여는 제 4 도에서와 같이 일반적인 씨모스(CMOS)공정을 사용한 경우 6비트 디지탈/아날로그변기의 안정화시간을 종래와 본 발명을 비교한 그래프이다.

이상에서 상세히 설명한 바와같이 본 발명은 디지탈/아날로그변환기의 최종출력단의 기생캐패시터에 최종 출력전압과 가까운 값으로 미리 충전시켜서 안정화시간을 줄일 수 있도록 하였다.

Claims

2^N개의 저항()에의해 분압된 각 노드점의 기준전압()을 반전입력단자(-)로 입력받고 그의 비반전입력단자(+)로 입력전압(V_IN)을 입력받아 두 입력전압을 비교하는 전압비교기()와, 상기 전압비교기()의 출력을 비반전입력단자로 입력받고 차상위 전압비교기(), 접지전위를 반전입력단자로 입력받음과 아울러 제어신호(Ctl)를 반전입력단자로 입력받아 앤드조합하는 앤드게이트()와, 상기 앤드게이트()의 출력신호에 따라 온,오프하여 저항열의 각 노드점의 기준전압을 최종출력단(Vout)으로 전달하는 스위치()와, 제어신호(Ctl)에 따라 온 또는 오프하여 출력단의 기생캐패시터(C_P)에 입력전압(V_IN)으로 최종출력전압에 가까운 전압으로 예비충전토록 하는 예비충전용 스위치(S_P)로 구성된 전압분할 디지탈/아날로그 변환기.
제 1 항에 있어서, 제어신호(Ctl)는 전압비교기()가 입력신호와 기준전압의 대소를 비교하는 반주기동안은 하이 "1" 상태로 입력되고, 상기 전압비교기()의 출력측에 비교결과가 출력되는 반주기동안은 로우 "0" 상태로 변화하는 신호임을 특징으로 하는 전압분할 디지탈/아날로그 변환기.