Claims (4)
반도체 소자에 저장된 데이터를 소자 외부로 출력하는 데이터 출력 버퍼에 있어서, 데이터 출력 버퍼의 출력단에 잡음이 발생하는 것을 방지하기 위하여, 제1전위와 출력단 사이에 각각 제1제어신호와 제2제어신호에 의해 동작이 제어되는 두 개의 PMOS형 트랜지스터를 병렬 접속시켜, 출력단에 고전위의 데이터를 출력하는 초기에는 상기 두 개의 트랜지스터가 동시에 턴-온되어 출력단에 고전위를 전달하고, 일정 시간이 지연된 이후에는 상기 두 개의 PMOS형 트랜지스터 중에서 하나의 트랜지스터는 턴-오프되도록 구현된 풀-업 드라이버와, 출력단과 제2전위 사이에 각각 제3제어신호와 제4제어신호에 의해 동작이 제어되는 두 개의 NMOS형 트랜지스터를 병렬 접속시켜, 출력단에 저전위의 데이터를 출력하는 초기에는 상기 두 개의 트랜지스터가 동시에 턴-온되어 출력단에 저전위를 전달하고, 일정 시간이 지연된 이후에는 상기 두 개의 NMOS형 트랜지스터 중에서 하나의 트랜지스터는 턴-오프되도록 구현된 풀-다운 드라이버를 포함하는 것을 특징으로 하는 데이터 출력 버퍼.In the data output buffer for outputting data stored in the semiconductor device to the outside of the device, in order to prevent noise from occurring at the output terminal of the data output buffer, the first control signal and the second control signal between the first potential and the output terminal, respectively. By connecting two PMOS transistors whose operation is controlled by parallel, and outputting high potential data to the output stage, the two transistors are turned on at the same time to deliver the high potential to the output stage. One of the two PMOS transistors is a pull-up driver implemented to be turned off, and two NMOS transistors whose operation is controlled by a third control signal and a fourth control signal between the output terminal and the second potential, respectively. In the beginning when the transistors are connected in parallel to output low potential data to an output terminal, the two transistors simultaneously -One is transferred to a low potential at the output end, and after a certain time delay is one transistor among said two NMOS transistors are turned off so that the full implementation - the data output buffer comprises a down driver.
제1항에 있어서, 상기 제1제어신호와 제2제어신호에 의해 동작이 제어되는 두 개의 트랜지스터로 NMOS형 트랜지스터를 사용하는 것을 특징으로 하는 데이터 출력 버퍼.The data output buffer according to claim 1, wherein an NMOS transistor is used as two transistors whose operation is controlled by the first control signal and the second control signal.
반도체 소자에 저장된 데이터를 소자 외부로 출력하는 데이터 출력 버퍼에 있어서, 데이터 출력 버퍼의 출력단에 잡음이 발생하는 것을 방지하기 위하여, 제1전위와 출력단 사이에 각각 제1제어신호와 제2제어신호에 의해 동작이 제어되며, 직렬로 접속된 제1 및 제2 PMOS형 트랜지스터와, 제1전위와 출력단 사이에 접속되며 제2제어신호에 의해 게이트가 제어되는 제3 PMOS형 트랜지스터로 구성되어, 출력단에 고전위의 데이터를 출력하는 초기에는 상기 세 개의 PMOS형 트랜지스터가 동시에 턴-온되어 출력단에 고전위를 전달하고, 일정 시간이 지연된 이후에는 상기 제1 PMOS형 트랜지스터가 턴-오프되어 제2 PMOS형 트랜지스터를 통해 제1전위로부터 출력단으로 충전되는 전류 흐름을 차단하도록 구현된 풀-업 드라이버와, 출력단과 제2전위 사이에 각각 제3제어신호와 제4제어신호에 의해 동작이 제어되며, 직렬로 접속된 제1 및 제2 NMOS형 트랜지스터와, 출력단과 제2전위 사이에 접속되며 제3제어신호에 의헤 게이트가 제어되는 제3 NMOS형 트랜지스터로 구성되어, 출력단에 저전위의 데이터를 출력하는 초기엥는 상기 세 개의 NMOS형 트랜지스터가 동시에 턴-온되어 출력단에 저전위를 전달하고, 일정 시간이 지연된 이후에는 상기 제2 NMOS형 트랜지스터가 턴-오프되어 제1 NMOS형 트랜지스터를 통해 출력단으로부터 제2전위로 방전되는 전류 흐름을 차단하도록 구현된 풀-다운 드라이버를 포함하는 것을 특징으로 하는 데이터 출력 버퍼.In the data output buffer for outputting data stored in the semiconductor device to the outside of the device, in order to prevent noise from occurring at the output terminal of the data output buffer, the first control signal and the second control signal between the first potential and the output terminal, respectively. Operation is controlled by the first and second PMOS transistors connected in series, and a third PMOS transistor connected between the first potential and the output terminal and controlled by a second control signal to control the gate. In the initial stage of outputting the high potential data, the three PMOS transistors are simultaneously turned on to transfer the high potentials to the output stage. After a predetermined time delay, the first PMOS transistors are turned off and thus the second PMOS transistors are turned off. A pull-up driver implemented to block the flow of current charged from the first potential to the output through the transistor, and a third agent between the output and the second potential, respectively. Operation is controlled by the signal and the fourth control signal, the first and second NMOS transistors connected in series, and the third NMOS type connected between the output terminal and the second potential and whose gate is controlled by the third control signal. It is composed of a transistor, the initial output of low potential data to the output stage, the three NMOS transistors are turned on at the same time to transfer the low potential to the output terminal, the second NMOS transistor is turned after a certain time delay A pull-down driver implemented to be off to block current flow discharged from the output terminal to the second potential through the first NMOS transistor.
제3항에 있어서, 상기 제1제어신호에 의해 동작이 제어되는 트랜지스터는 PMOS형 트랜지스터를 사용하고, 제2제어신호에 의해 동작이 제어되는 두 개의 트랜지스터는 NMOS형 트랜지스터를 사용하는 것을 특징으로 하는 데이터 출력 버퍼.4. The transistor of claim 3, wherein the transistor whose operation is controlled by the first control signal uses a PMOS transistor, and the two transistors whose operation is controlled by the second control signal use an NMOS transistor. Data output buffer.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.