Claims (3)
콤팩트 디스크로부터의 1팩 데이터를 입력받아 신드롬(S1, S2)를 계산하고 Q패리티에 의해 심볼 0~3의 데이타에 발생한 1에러를 정정하는 1에러 정정부(10)와, 상기 1에러 정정부(10)에 의해 정정된 데이타를 입력받아 P패리티에 의해 2에러 위치, 에러값을 계산하여 2에러 정정을 수행하는 2에러 정정부(20)로 구성된 것을 특징으로 하는 에러정정장치.A one-error correction unit 10 that receives the one-pack data from the compact disc, calculates syndromes S 1 and S 2 , and corrects one error generated in the data of symbols 0 to 3 by Q parity; And an error correction unit (20) configured to receive the data corrected by the correction unit (10) and calculate a two-error position and an error value by P parity to perform two-error correction.
제1항에 있어서, 상기 1에러 정정부(10)는 입력된 데이타에서 신드롬(S1, S2)에서 1에러가 발생하였는지를 판단하는 Q신드롬 계산부(11)와, 입력된 데이터를 일시 저장하는 제1행(12)와, 상기 Q신드롬 계산부(11)에 의해 1에러가 발생된 것이 판정되면 Q패리티에 의해 에러 위치와 에러값을 계산하고 에러 정정을 수행하는 Q에러값 계산부(13)와, 상기 제1램(12)과 상기 Q에러값을 계산부(13)의 출력 데이터를 가산하여 심볼 0~3이 정정된 1팩의 데이터를 출력하는 순회코드 덧셈기(14)로 구성된 것을 특징으로 하는 에러정정장치.The method of claim 1, wherein the first error correction unit 10 temporarily stores the Q syndrome calculation unit 11 and the inputted data to determine whether one error occurs in syndromes S 1 and S 2 of the input data. If it is determined that 1 error is generated by the first row 12 and the Q syndrome calculation unit 11, the Q error value calculation unit calculates an error position and an error value by Q parity and performs error correction ( 13) and a circuit code adder 14 for outputting a pack of data in which symbols 0 to 3 are corrected by adding the output data of the first RAM 12 and the Q error value to the calculation unit 13. Error correction device, characterized in that.
제1항에 있어서, 상기 2에러 정정부(20)는 상기 1에러 정정부(10)로부터 심볼 0~3이 정정된 1팩의 데이타를 입력받아 신드롬(S1, S2, S3, S4) 연산에 의해 2에러가 발생하였는지를 판단하는 P신드롬 계산부(21)와, 2에러의 정정이 완료될때까지 입력된 데이터를 일시 저장하는 제2램(22)와, 상기 P신드롬 계산부(21)에 의해 1에러가 발생된 것이 판정되면 P패리티에 의해 에러 위치와 에러값을 계산하고 2에러 정정을 수행하는 P에러값 계산부(23)와, 상기 제2램(22)과 상기 P에러값을 계산부(23)의 출력 데이터를 가산하여 전체 심볼 0~24에 대하여 에러 정정된 1팩의 데이터를 출력하고, 에러가 정정불능일 때 에러정정불능 플래그를 출력하는 순회코드 덧셈기(14)로 구성된 것을 특징으로 하는 에러정정장치.The method of claim 1, wherein the second error correcting unit 20 receives one pack of data from which the symbols 0 to 3 are corrected from the first error correcting unit 10 to calculate syndromes S1, S2, S3, and S4. By the P syndrome calculation unit 21 for determining whether two errors have occurred by the second syndrome 22, and temporarily storing the input data until the correction of the two errors is completed, and the P syndrome calculation unit 21. If it is determined that one error has occurred, the P error value calculation unit 23 calculates an error position and an error value by P parity and performs two error correction, and calculates the second RAM 22 and the P error value. And a circuit code adder 14 for outputting one pack of data that is error corrected for all symbols 0 to 24 by adding the output data of the unit 23, and outputting an error correctable flag when the error is not correctable. Error correction device characterized in that.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.