KR950007099A - 반도체 메모리 장치의 롬 코딩방법 - Google Patents

반도체 메모리 장치의 롬 코딩방법 Download PDF

Info

Publication number
KR950007099A
KR950007099A KR1019930016317A KR930016317A KR950007099A KR 950007099 A KR950007099 A KR 950007099A KR 1019930016317 A KR1019930016317 A KR 1019930016317A KR 930016317 A KR930016317 A KR 930016317A KR 950007099 A KR950007099 A KR 950007099A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
rom
transistor
source
coding method
Prior art date
Application number
KR1019930016317A
Other languages
English (en)
Other versions
KR960016484B1 (ko
Inventor
강경민
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930016317A priority Critical patent/KR960016484B1/ko
Publication of KR950007099A publication Critical patent/KR950007099A/ko
Application granted granted Critical
Publication of KR960016484B1 publication Critical patent/KR960016484B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치의 폼 코딩(FOM Coding)방법에 관한 것으로서, 특히 트랜지스터 소스(S)/드레인(D)형성시 채널 길이를 조절하여 룸 코딩이 이루어질 수 있도록 하는 반도체 메모리 장치의 롬 코딩방법에 관한 것이다.
이를 위하여 반도체 메모리 장치의 롬 코딩방법에 있어서, 소스/드레인 이온 주입과정에서 롬 데이타가 "1"인 경우 트랜지스터의 채널길이를 길게 형성하여 항시 오프 상태가 유지되도록 하고, 롬 데이타가 "0"인 경우 채널길이를 정상적으로 유지시켜 엔 핸스먼트 트랜지스터를 형성토록 한 것이다.

Description

반도체 메모리 장치의 롬 코딩방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체 메모리 장치의 롬 코딩 공정도,
제4도는 본 발명에 따른 반도체 메모리 장치의 롬 코딩 공정에 의한 셀 구조도.

Claims (2)

  1. 반도체 메모리 장치의 롬 코딩방법에 있어서, 소스/드레인 이온 주입과정에서 롬 데이타가 "1"인 경우 트랜지스터의 채널길이를 길게 형성하여 항시 오프 상태가 유지되도록 하고, 롬 데이타가 "0"인 경우 채널길이를 정상적으로 유지시켜 엔 핸스먼트 트랜지스터를 형성토록한 것을 특징으로 하는 반도체 메모리 장치의 롬 코딩방법.
  2. 반도체 롬에서 롬셀용 트랜지스터 제조 방법에 있어서, 게이트 전극 형성 후 소스 드레인 형성을 위한 이온 주입시 게이트 전극 길이 보다 소스와 드레인 간의 채널 길이를 더 길게하여 소스와 드레인을 형성함으로써 셀 트랜지스터가 항상 오프로 동작하도록 하는 것이 특징인 롬셀용 트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930016317A 1993-08-23 1993-08-23 반도체 메모리 장치의 롬 코딩방법 KR960016484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930016317A KR960016484B1 (ko) 1993-08-23 1993-08-23 반도체 메모리 장치의 롬 코딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930016317A KR960016484B1 (ko) 1993-08-23 1993-08-23 반도체 메모리 장치의 롬 코딩방법

Publications (2)

Publication Number Publication Date
KR950007099A true KR950007099A (ko) 1995-03-21
KR960016484B1 KR960016484B1 (ko) 1996-12-12

Family

ID=19361731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016317A KR960016484B1 (ko) 1993-08-23 1993-08-23 반도체 메모리 장치의 롬 코딩방법

Country Status (1)

Country Link
KR (1) KR960016484B1 (ko)

Also Published As

Publication number Publication date
KR960016484B1 (ko) 1996-12-12

Similar Documents

Publication Publication Date Title
EP1001467A3 (en) Semiconductor device and method of manufacturing the same
KR950007099A (ko) 반도체 메모리 장치의 롬 코딩방법
KR890010956A (ko) 게이트 산화막을 이용한 양극성 캐패시터의 제조방법
KR920015442A (ko) 반도체 기억소자 제조방법
KR900004035A (ko) 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR950028187A (ko) 반도체 소자의 스페이서 형성방법
KR960019576A (ko) 롬(rom)의 게이트절연막 형성방법
KR920020643A (ko) Di-ldd 제조방법
KR920013746A (ko) Ldd구조의 트랜지스터 제조방법
KR950015568A (ko) 보론 해리율 조절에 의한 문턱전압 제어 방법
KR920020723A (ko) Sram 셀의 제조방법
KR950030392A (ko) 트랜지스터 및 그 제조 방법
KR970013333A (ko) 특성 개선을 위한 반도체소자 및 제조 방법
KR970054208A (ko) 마스크 롬의 제조방법
KR950028200A (ko) 모스 트랜지스터 제조방법
KR920007224A (ko) Ldd mos fet 제조방법
KR920005392A (ko) Ldd제조방법 및 구조
KR920015592A (ko) Ldd구조의 트랜지스터 제조방법
KR930006961A (ko) 모스펫 제조방법
KR930015083A (ko) 반도체 소자의 oed 제어방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR950007151A (ko) 박막 필름 트랜지스터(tft) 제조방법
KR960005885A (ko) 박막트랜지스터 및 그 제조방법
KR920018980A (ko) P형 채널 mosfet 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee