KR950005575B1 - Cross coupled amplifier - Google Patents
Cross coupled amplifier Download PDFInfo
- Publication number
- KR950005575B1 KR950005575B1 KR1019920026845A KR920026845A KR950005575B1 KR 950005575 B1 KR950005575 B1 KR 950005575B1 KR 1019920026845 A KR1019920026845 A KR 1019920026845A KR 920026845 A KR920026845 A KR 920026845A KR 950005575 B1 KR950005575 B1 KR 950005575B1
- Authority
- KR
- South Korea
- Prior art keywords
- mosfet
- node
- source
- drain
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Abstract
Description
제1도는 종래 기술의 PMOS 교차 결합 증폭기의 회로도.1 is a circuit diagram of a PMOS cross coupled amplifier of the prior art.
제2도는 제1도 회로의 동작 설명에 유용한 파형도.2 is a waveform diagram useful for explaining the operation of the circuit of FIG.
제3도는 본 발명에 따른 교차 결합(Cross-Coupled) 증폭기의 회로도.3 is a circuit diagram of a cross-coupled amplifier according to the present invention.
제4도는 제3도의 회로의 동작 설명에 유용한 파형도.4 is a waveform diagram useful for explaining the operation of the circuit of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
MP1 내지 MP6 : P-MOSFET MN1 내지 MN5 : N-MOSFETMP1 to MP6: P-MOSFET MN1 to MN5: N-MOSFET
SE : 증폭기 인에이블 신호 SI : 정 입력 신호SE: Amplifier Enable Signal SI: Positive Input Signal
/SI : 부 입력 신호 SO : 정 출력 신호/ SI: negative input signal SO: positive output signal
/SO : 부 출력 신호/ SO: negative output signal
본 발명은 교차 결합(Cross-Coupled) 증폭기에 관한 것이며, 특히 고속이면서 동시에 저소비 전력의 장점을 갖는 개량된 형태의 교차 결합 증폭기에 관한 것이다.TECHNICAL FIELD The present invention relates to cross-coupled amplifiers, and more particularly to an improved type of cross-coupled amplifier having the advantages of high speed and low power consumption.
일반적으로, PMOS 교차 결합 증폭기는 전류-미러 증폭기(Current-Mirror Amplifier) 보다는 높은 이득을 갖지만 증폭기가 동작하는 동안에는 계속해서 전류 소모가 이루어진다는 단점이 있다.In general, PMOS cross-coupling amplifiers have a higher gain than current-mirror amplifiers, but the drawback is that current consumption continues during the amplifier's operation.
종래 기술의 PMOS 교차 결합 증폭기 회로 및 그 동작 파형을 도시하고 있는 제1도 및 제2도를 참조하여 종래 기술에 대해 상세히 설명하면 다음과 같다. 제2도에서, (A)는 제1도 회로의 각 노드의 전압 변화를 나타내고, (B)는 전류 소모의 변화를 나타내고 있는데, 여기서, Imn1, Imn2, Imn3는 각각 N-MOSFET MN1, MN2, MN3에 흐르는 전류를 나타낸다. 제1도에서, 증폭기의 인에이블 신호(SE)가 "1"인 상태, 즉 제2도의 T1-T2구간에서 증폭기가 동작 상태에 있게 되는데, 인에이블 신호 SE가 "1"이 되어 증폭기가 온(ON) 상태로 되면, 증폭기의 입력 신호 SI와 /SI의 차에 따라 증폭기의 출력 신호 SO와 /SO가 증폭되어 나타난다.The prior art will be described in detail with reference to FIGS. 1 and 2, which show a conventional PMOS cross-coupled amplifier circuit and its operating waveform. In FIG. 2, (A) represents the voltage change of each node of the FIG. 1 circuit, and (B) represents the change of current consumption, where Imn1, Imn2, and Imn3 are N-MOSFETs MN1, MN2, The current flowing through MN3 is shown. In FIG. 1, the enable signal SE of the amplifier is " 1 ", that is, the amplifier is in the operating state in the interval T 1 -T 2 of FIG. 2. The enable signal SE is " 1 " When the signal is turned on, the output signals SO and / SO of the amplifier are amplified according to the difference between the input signal SI and / SI of the amplifier.
제2도를 보면, 증폭기의 정 출력 신호 SO가 "0"의 상태로 증폭되고, 부 출력 신호 /SO가 "1" 상태로 증폭되었는데, 이때 P-MOSFET(MP2)는 그 게이트로 입력되는 부 출력 신호 /SO가 "1"이 되므로 오프(OFF) 상태로 되게 된다. 따라서, P-MOSFET(MP2)와 2개의 N-MOSFET(MN2, MN3)를 통과하는 전류 경로(path)는 차단되게 된다. 그러나, P-MOSFET(MP1)은 그 게이트에 입력되는 정 출력 신호 SO가 "0" 상태이므로 계속해서 온 상태로 유지되고 정 입력 신호 SI가 N-MOSFET(MN1)의 임계 전압(Vt) 보다 낮은 전압이 아닌 경우 N-MOSFET(MN1)도 온 상태로 되기 때문에 P-MOSFET(MP1), N-MOSFET(MN1), N-MOSFET(MN3)를 통해 계속해서 전류가 소모된다. 이것이 P-MOS 교차 결합 증폭기의 단점으로 증폭 동작이 완전히 끝난 상태 후에도 인에이블 신호 SE가 "1"이고, 입력 신호 SI 또는 /SI가 OV에서 Vcc로 스윙(Swing) 하지 않은 작은 입력 전위차로 들어올때 계속 전류를 소모하는 결점이 있다.Referring to FIG. 2, the positive output signal SO of the amplifier is amplified to the state of "0" and the negative output signal / SO is amplified to the state of "1", where the P-MOSFET MP2 is input to its gate. The output signal / SO becomes "1", so it is turned off. Therefore, the current path through the P-MOSFET MP2 and the two N-MOSFETs MN2 and MN3 is blocked. However, P-MOSFET MP1 is kept on because positive output signal SO input to its gate is " 0 " state and positive input signal SI is lower than threshold voltage Vt of N-MOSFET MN1. If the voltage is not the N-MOSFET (MN1) is also turned on, the current is continuously consumed through the P-MOSFET (MP1), N-MOSFET (MN1), N-MOSFET (MN3). This is a disadvantage of the P-MOS cross-coupling amplifier, when the enable signal SE is "1" even after the amplification operation is complete, and the input signal SI or / SI comes into a small input potential difference that does not swing from OV to Vcc. The drawback is that it continues to draw current.
따라서, 본 발명의 목적은 종래 기술의 PMOS 교차 결합 증폭기에 2개의 N-MOSFET와 2개의 P-MOSFET를 추가로 삽입하여 구성함으로써, 고속 및 저 소비 전력의 장점을 갖는 개선된 교차 결합 증폭기를 제공하는 것이다.Accordingly, an object of the present invention is to provide an improved cross-coupled amplifier having the advantages of high speed and low power consumption by additionally configuring two N-MOSFETs and two P-MOSFETs in a PMOS cross-coupled amplifier of the prior art. It is.
전술한 목적을 달성하기 위해, 본 발명에 따른 교차 결합 증폭기는, 정 출력 신호(SO)를 출력하는 제1노드(N1)에 연결된 게이트와 부 출력 신호(/SO)를 출력하는 제2노드(N2)에 연결된 드레인과 Vcc 전원이 인가되는 소스를 갖고 있는 제1 P-MOSFET(MP1)와, 상기 제1노드(N1)에 연결된 드레인과 상기 제2노드(N2)에 연결된 게이트와 상기 Vcc 전원이 인가되는 소스를 갖고 있는 제2 P-MOSFET(MP2)와, 상기 제2노드(N2)에 연결된 드레인과 정 입력 신호(SI)가 인가되는 게이트를 갖고 있는 제1 N-MOSFET(MN1)와, 상기 제1노드(N1)에 연결된 드레인과 부 입력 신호(/SI)가 인가되는 게이트를 갖고 있는 제2 N-MOSFET(MN2)와, 상기 제1 N-MOSFET(MN1)의 소스에 연결된 드레인과 상기 제2 N-MOSFET(MN2)의 소스에 연결된 게이트와 상기 제2노드(N2)에 연결된 소스를 갖고 있는 제3 P-MOSFET(MP3)와, 상기 제2 N-MOSFET(MN2)의 소스에 연결된 드레인과 상기 제1노드(N1)에 연결된 소스와 상기 제3 P-MOSFET(MP3)의 드레인에 연결된 게이트를 갖고 있는 제4 P-MOSFET(MP4)와, 상기 제1 N-MOSFET(MN1)의 소스와 상기 제3 P-MOSFET(MP3)의 드레인을 연결하는 제3노드(N3)에 연결된 드레인과 상기 제1노드(N1)에 연결된 게이트를 갖고 있는 제3 N-MOSFET(MN3)와 상기 제2 N-MOSFET(MN2)의 소스와 상기 제4 P-MOSFET(MP4)의 드레인을 연결하는 제4노드(N4)에 연결된 드레인과 상기 제2노드(N2)에 연결된 게이트를 갖고 있으며 그 소스는 제5노드(N5)에 의해 상기 제3 N-MOSFET(MN3)의 소스와 연결되어 있는 제4 N-MOSFET(MN4)와, 상기 제5노드(N5)에 연결된 드레인과 증폭기 인에이블 신호(SE)가 인가되는 게이트와 Vss 전원에 연결된 소스를 갖고 있는 제5 N-MOSFET(MN5)를 포함하는 것을 특징으로 한다.In order to achieve the above object, the cross-coupling amplifier according to the present invention includes a gate connected to the first node N1 for outputting the positive output signal SO and a second node for outputting the negative output signal / SO ( A first P-MOSFET MP1 having a drain connected to N2 and a source to which Vcc power is applied, a drain connected to the first node N1, a gate connected to the second node N2, and the Vcc power supply A second P-MOSFET MP2 having a source to which the source is applied, a first N-MOSFET MN1 having a drain connected to the second node N2 and a gate to which the positive input signal SI is applied; And a second N-MOSFET MN2 having a drain connected to the first node N1 and a gate to which the negative input signal / SI is applied, and a drain connected to a source of the first N-MOSFET MN1. And a third P-MOSFET MP3 having a gate connected to the source of the second N-MOSFET MN2, a source connected to the second node N2, and the second N-MOSFET ( A fourth P-MOSFET MP4 having a drain connected to the source of MN2, a source connected to the first node N1, a gate connected to the drain of the third P-MOSFET MP3, and the first N A third N-MOSFET having a drain connected to a third node N3 connecting the source of the MOSFET MN1 and the drain of the third P-MOSFET MP3 and a gate connected to the first node N1; A drain connected to a fourth node N4 connecting the source of the second N-MOSFET MN2 and the drain of the fourth P-MOSFET MP4 and a gate connected to the second node N2. A fourth N-MOSFET MN4 connected to a source of the third N-MOSFET MN3 by a fifth node N5, and a drain connected to the fifth node N5; And a fifth N-MOSFET MN5 having a gate to which the amplifier enable signal SE is applied and a source connected to the Vss power supply.
또한, 본 발명에 따른 증폭기는, 상기 제3노드(N3)에 드레인이 연결되고 상기 제4노드(N4)에는 소스가 연결되어 있으며 그 게이트에는 증폭기 인에이블 신호(SE)가 인가되어, 증폭기의 오프 상태시 상기 노드들을 이퀄라이즈(Equalize)하기 위한 제5 P-MOSFET(MP5)와, 상기 제1노드(N1)에 드레인이 연결되고 상기 제2노드(N2)에 소스가 연결되어 있으며 그 게이트에는 상기 인에이블 신호 SE가 인가되어, 증폭기의 오프 상태시 상기 노드들을 이퀄라이즈 하기 위한 제6 P-MOSFET(MP6)를 더 포함하는 것을 특징으로 한다.In addition, in the amplifier according to the present invention, a drain is connected to the third node N3, a source is connected to the fourth node N4, and an amplifier enable signal SE is applied to a gate of the amplifier. A fifth P-MOSFET MP5 for equalizing the nodes in the off state, a drain connected to the first node N1, a source connected to the second node N2, and a gate thereof The enable signal SE is applied to, and further includes a sixth P-MOSFET MP6 for equalizing the nodes when the amplifier is in an off state.
이제, 제3도와 제4도를 참조하여 본 발명의 한 실시예를 상세히 설명한다. 제3도는 본 발명에 따른 교차 결합 증폭기의 회로도이고, 제4도는 그 동작 파형도로서, 제4도의 (b)에서, Iave는 종래의 증폭기에서의 전류 소모를 나타내고, I'ave는 본 발명에 따른 증폭기에서의 전류 소모를 나타낸다. 제3도에 도시된 바와 같이, 본 발명에 따른 교차 결합 증폭기는 종래 기술의 PMOS 교차 결합 증폭기에 2개의 N-MOSFET(MN3, MN4)와 2개의 P-MOSFET(MP3, MP4)를 추가로 삽입하여 구성한 것으로써, 그 동작 원리를 살펴보면 다음과 같다. 증폭기의 정 입력 신호(SI)가 "로우(Low)"이고, 부 입력 신호(/SI)가 "하이(high)" 상태이면, 드레인이 노드 N3에 연결되고 게이트가 정 출력 신호(SO)를 출력하는 출력 노드 N1에 연결된 N-MOSFET(MN3)는 노드 N3를 더 "하이" 상태로 만들어, 부 출력 신호(/SO)를 출력하는 출력 노드 N2를 빠르게 "하이" 상태로 증폭시키게 되며, 이때, 드레인이 노드 N4에 연결되고 게이트는 출력 노드 N2에 연결된 N-MOSFET(MN4)는 노드 N4를 더 "로우" 상태로 만들어 출력 노드 N1을 빠르게 "로우" 상태로 증폭시키게 된다.An embodiment of the present invention will now be described in detail with reference to FIGS. 3 and 4. 3 is a circuit diagram of a cross-coupled amplifier according to the present invention, and FIG. 4 is an operational waveform diagram thereof. In FIG. 4 (b), Iave represents current consumption in a conventional amplifier, and I'ave According to the current consumption in the amplifier. As shown in FIG. 3, the cross-coupling amplifier according to the present invention further inserts two N-MOSFETs (MN3, MN4) and two P-MOSFETs (MP3, MP4) into a PMOS cross-coupling amplifier of the prior art. In this configuration, the operation principle is as follows. If the positive input signal SI of the amplifier is " low " and the negative input signal / SI is " high ", the drain is connected to node N3 and the gate is connected to the positive output signal SO. The N-MOSFET (MN3) connected to the output node N1 that outputs makes node N3 more "high", thereby rapidly amplifying the output node N2 that outputs the negative output signal (/ SO) to a "high" state. N-MOSFET MN4, whose drain is connected to node N4 and its gate is connected to output node N2, makes node N4 more "low" and amplifies output node N1 quickly to "low".
따라서, 드레인이 노드 N3에 연결되고 게이트가 노드 N4에 연결되고 소스가 출력 노드 N2에 연결되어 있는 P-MOSFET(MP3)는 온 상태로 되어 노드 N3가 "하이" 상태로 되도록 하고, 드레인이 노드 N4에 연결되고 게이트는 노드 N3에 연결되어 있으며 소스는 출력 노드 N1에 연결되어 있는 P-MOSFET(MP4)는 오프 상태로 되어 노드 N4를 "로우" 상태로 만드는 역할을 함으로써, 증폭도가 최대로 되도록 할 수 있다. 감지(sensing)가 완료되면, 출력 노드 N2가 "하이" 상태에 있으므로 P-MOSFET(MP2)는 오프된다. 따라서, 노드 N1, 노드 N4, 노드 N5를 통한 전류 소모는 없게 된다. 또한, 출력 노드 N1이 "로우" 상태에 있기 때문에 N-MOSFET(MN3)도 오프 상태로 되므로, 노드 N2, 노드 N3, 노드 N5를 통한 전류 소모도 없다.Thus, P-MOSFET (MP3) with drain connected to node N3, gate connected to node N4, and source connected to output node N2, is turned on so that node N3 is in a "high" state, and the drain is a node. P-MOSFET (MP4), which is connected to N4, the gate is connected to node N3, and the source is connected to output node N1, is turned off, which serves to bring node N4 "low" so that the amplification degree is maximized. can do. When sensing is complete, the P-MOSFET MP2 is turned off because the output node N2 is in a "high" state. Thus, there is no current consumption through node N1, node N4, and node N5. In addition, since the output node N1 is in the "low" state, the N-MOSFET MN3 is also turned off, so there is no current consumption through the nodes N2, N3, and N5.
정 입력 신호(SI)가 "하이" 상태이고, 부 입력 신호(/SI)가 "로우" 상태인 경우에는, 제3도의 증폭기 회로가 대칭으로 구성되어 있기 때문에, 전술한 설명을 좌우측으로 바꾸어 대조하면 쉽게 이해될 수 있을 것이다. P-MOSFET(MP5)와 P-MOSFET(MP6)는 인에이블 신호(SE)를 입력으로 하여, 증폭기의 오프 상태시 노드 N3와 노드 N4 및 노드 N1과 노드 N2를 이퀄라이즈(equalize)하는 역할을 수행한다. 이와 같이 구성함으로써, 본 발명에 따른 교차 결합 증폭기에 있어서는 종래 기술에 비해 전류 소모를 약 60% 정도 감소되었다(제4도의 (b)로부터 알 수 있는 바와 같이, Iave=1.94mA이고, I'ave=0.79mA이므로 약 60% 정도 감소되었다는 것을 알 수 있다).When the positive input signal SI is in the "high" state and the negative input signal / SI is in the "low" state, since the amplifier circuit of FIG. 3 is symmetrically configured, the above description is reversed to the left and right. It will be easy to understand. The P-MOSFET MP5 and the P-MOSFET MP6 input the enable signal SE to equalize the nodes N3 and N4 and the nodes N1 and N2 when the amplifier is in an off state. Perform. With this arrangement, the current consumption is reduced by about 60% in the cross-coupled amplifier according to the present invention (as can be seen from (b) of FIG. 4, Iave = 1.94mA and I'ave). It can be seen that the reduction was about 60% since = 0.79 mA).
전술한 바와 같이 구성된 교차 결합 증폭기는 고 이득, 고속, 저 소비 전력 등의 우수한 특성을 갖고 있기 때문에, 향후 고속화 및 저 소비 전력화 되어가는 MOS IC 제품의 증폭기 설계에 채택하는 경우 뛰어난 작용 성과를 기대할 수 있다.Since the cross-coupled amplifier configured as described above has excellent characteristics such as high gain, high speed, and low power consumption, it can be expected to have excellent performance when it is adopted in the amplifier design of MOS IC products, which will be speeded up and low power consumption in the future. have.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026845A KR950005575B1 (en) | 1992-12-30 | 1992-12-30 | Cross coupled amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026845A KR950005575B1 (en) | 1992-12-30 | 1992-12-30 | Cross coupled amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940017158A KR940017158A (en) | 1994-07-26 |
| KR950005575B1 true KR950005575B1 (en) | 1995-05-25 |
Family
ID=19347980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026845A KR950005575B1 (en) | 1992-12-30 | 1992-12-30 | Cross coupled amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005575B1 (en) |
-
1992
- 1992-12-30 KR KR1019920026845A patent/KR950005575B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940017158A (en) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697112A (en) | Current-mirror type sense amplifier | |
| JPH0453039B2 (en) | ||
| KR100190763B1 (en) | Differential amplifier | |
| EP0613240A1 (en) | High gain rail-to-rail CMOS amplifier | |
| JP2004062424A (en) | Semiconductor integrated circuit device | |
| KR100506929B1 (en) | Input buffer of a synchronous semiconductor memory device | |
| US4658160A (en) | Common gate MOS differential sense amplifier | |
| US8310306B2 (en) | Operational amplifier | |
| JP2000306385A (en) | Complementary differential input buffer for semiconductor memory | |
| US6278323B1 (en) | High gain, very wide common mode range, self-biased operational amplifier | |
| KR100299522B1 (en) | High-Speed sense amplifier | |
| KR20030075543A (en) | Current sense amplifier | |
| KR20040001944A (en) | Circuit for detecting switching point and semiconductor device using the same | |
| KR950005575B1 (en) | Cross coupled amplifier | |
| JP4724670B2 (en) | Semiconductor integrated circuit device | |
| US6128236A (en) | Current sensing differential amplifier with high rejection of power supply variations and method for an integrated circuit memory device | |
| KR950002064B1 (en) | Coupled amplifier | |
| KR20000009114A (en) | Differential amplifier | |
| KR20030070694A (en) | Comparator with Hysteresis Characteristics | |
| KR100255508B1 (en) | Cross coupled amplifire | |
| KR950003280B1 (en) | Coupled amplifier | |
| KR100242469B1 (en) | High speed cross coupling amplifier | |
| JP2514988B2 (en) | Sense amplifier circuit | |
| KR950003281B1 (en) | Cross-coupled amplifier | |
| KR950003282B1 (en) | Cross-coupled amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |