KR20030070694A - Comparator with Hysteresis Characteristics - Google Patents
Comparator with Hysteresis Characteristics Download PDFInfo
- Publication number
- KR20030070694A KR20030070694A KR1020020010198A KR20020010198A KR20030070694A KR 20030070694 A KR20030070694 A KR 20030070694A KR 1020020010198 A KR1020020010198 A KR 1020020010198A KR 20020010198 A KR20020010198 A KR 20020010198A KR 20030070694 A KR20030070694 A KR 20030070694A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- reference voltage
- output
- comparator
- differential amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
본 발명은 비교기에 관한 것으로서, 특히 히스테리시스 특성을 갖는 비교기에 관한 것이다.The present invention relates to a comparator, and more particularly to a comparator having hysteresis characteristics.
비교기는 입력 전압과 기준 전압을 비교하고 그 차를 증폭하여 '하이' 또는 '로우'을 출력한다. 종래의 비교기는 출력에 노이즈 보상 기능이 없어서 별도의 아날로그 또는 디지털 보상회로를 추가하여 사용하였다.The comparator compares the input voltage with the reference voltage and amplifies the difference to output a 'high' or 'low'. Conventional comparators do not have a noise compensation function at the output, so a separate analog or digital compensation circuit is added.
노이즈 문제를 해결하기 위한 회로로 히스테리시스 특성을 가지는 슈미터 트리거(Schmitt Trigger) 회로를 비교기에 추가하였으나, 슈미터 트리거회로는 그 특성상 양의 문턱전압(Positive Threshold Voltage, Vth+) 및 음의 문턱전압(Negative Threshold Voltage, Vth-)을 결정하는데 있어서, 공정의 변화에 민감하다는 단점을 가지고 있다.As a circuit to solve the noise problem, a Schmitt Trigger circuit having hysteresis characteristics has been added to the comparator. In determining the voltage and voltage, Vth-) has a disadvantage of being sensitive to process changes.
따라서 요즘은 비교기 자체에 히스테리시스 특정을 가지도록 설계하고 있다.Therefore, these days, the comparator itself is designed to have hysteresis specificity.
히스테리시스특성을 가지는 비교기는 입력되는 두신호의 차가 '0' 포인트에서 출력이 '하이'를 유지한 상태에서 입력 전압이 감소하면 출력에 아무런 변화도 일어나지 않는다. 계속해서 감소하여 입력 전압이 하위 기준 전압에 도달하면 출력은 '하이'에서 '로우'로 떨어지게 된다. 그 상태에서 입력 전압이 증가되면 '로우'를 그대로 유지하게 되지만 상위 기준 전압에 도달하게 되면 '로우'에서 '하이'로 천이하게 된다. 히스테리시스 특성이란 상기의 출력전압이 변하는 포인트가 두군데, 즉 상위 기준 전압과 하위 기준 전압을 가지는 것을 말한다.A comparator with a hysteresis characteristic does not cause any change in the output when the input voltage decreases while the difference between the two input signals is '0' at the output. If it continues to decrease and the input voltage reaches the lower reference voltage, the output will fall from 'high' to 'low'. In that state, when the input voltage increases, it keeps 'low', but when the upper reference voltage is reached, it transitions from 'low' to 'high'. The hysteresis characteristic refers to two points where the output voltage changes, that is, the upper reference voltage and the lower reference voltage.
노이즈에 강한 비교기를 구현하기 위해서 히스테리시스 특성을 가지도록 구현하기 때문에, 히스테리시스 특성이 공정에 따라 달라지게 되면 비교기 자체에서 오류가 발생하고 이는 반도체 전체 동작의 신뢰성에 문제를 가져오게 된다.Since the hysteresis characteristics are implemented to implement a comparator that is resistant to noise, when the hysteresis characteristics vary depending on the process, an error occurs in the comparator itself, which causes a problem in the reliability of the entire semiconductor operation.
본 발명은 안정적인 히스테리시스 특성을 가지는 비교기를 제공하는 데 그 목적이 있다.An object of the present invention is to provide a comparator having stable hysteresis characteristics.
도1은 본 발명의 바람직한 실시예에 따른 히스테리시스 특성을 가지는 비교기를 나타내는 회로도.1 is a circuit diagram showing a comparator having hysteresis characteristics according to a preferred embodiment of the present invention.
도2는 도1의 비교기의 파형도.2 is a waveform diagram of a comparator of FIG.
* 도면의 주요 부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawing
100 : 기준전압 발생부100: reference voltage generator
200 : 전류미러 차동증폭기200: current mirror differential amplifier
300 : 크로스 커플 차동증폭기300: cross couple differential amplifier
상기의 목적을 달성하기 위해서 본 발명은 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부; 및 상기 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 상기 비교부의 출력신호에 따라 가변되는 기준전압을 출력하는 기준전압발생부를 구비하는 히스테리시스 특성을 가지는 비교기가 제공된다.In order to achieve the above object, the present invention includes a comparator for comparing a reference voltage and an input signal and outputting a signal; And a reference voltage generator for outputting a reference voltage which is varied according to the output signal of the comparator such that the output signal of the comparator has a positive threshold voltage and a negative threshold voltage.
본 발명은 노이즈 제거회로등을 추가로 구비하지 않고 기준전압부에 히스테리 시스 특성을 추가함으로써 공정에 둔감하면서도 노이즈 문제를 해결한 히스테리시스 특성을 가지는 비교기에 관한 것이다.The present invention relates to a comparator having a hysteresis characteristic that is insensitive to a process and solves a noise problem by adding a hysteresis characteristic to a reference voltage section without additionally providing a noise removing circuit or the like.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. do.
도1은 본 발명의 바람직한 실시에에 따른 히스테리시스 특성을 가지는 비교기를 나타내는 회로도이다.1 is a circuit diagram illustrating a comparator having hysteresis characteristics according to a preferred embodiment of the present invention.
도1을 참조하여 살펴보면, 본 발명의 실시예에 따른 히스테리시스 특성을 가지는 비교기는 기준전압(Vref)과 입력신호(Vin)를 비교하여 신호를 출력하는 비교부(200)와, 비교부(200)의 출력신호(OUT)가 양의 문턱전압(Vt+)과 음의 문턱전압(Vt-)을 가지도록 비교부(200)의 출력신호(OUT)에 따라 가변되는 기준전압(Vref)을 출력하는 기준전압발생부(200)으로 구성된다.Referring to FIG. 1, a comparator having hysteresis characteristics according to an exemplary embodiment of the present invention compares a reference voltage Vref with an input signal Vin and outputs a signal, and a comparator 200. A reference for outputting a reference voltage Vref that is variable according to the output signal OUT of the comparator 200 such that the output signal OUT of has a positive threshold voltage Vt + and a negative threshold voltage Vt−. It is composed of a voltage generator 200.
기준전압발생부(100)는 일정한 전류량을 유지하기 위한 바이어스부(110)와, 바이어스부(110)의 일정한 전류량에 의해 제어되며, 전압분배에 의한 기준전압(Vref)을 비교부(200)의 출력신호(OUT)에 따라 가변시켜 출력하는 기준전압출력부(120)로 구성된다.The reference voltage generator 100 is controlled by the bias unit 110 for maintaining a constant amount of current and the constant current amount of the bias unit 110, and compares the reference voltage Vref by the voltage distribution of the comparison unit 200. It is composed of a reference voltage output unit 120 for varying the output according to the output signal (OUT).
바이어스부(110)는 전원전압(VDD)과 직렬 연결되며 다이오드 접속된 피모스 트랜지스터(MP1, MP4)와, 전원전압(VDD)과 연결되며 피모스 트랜지스터(MP1)와 병렬로 연결되어 전류미러를 구성하는 피모스 트랜지스터(MP2)와, 피모스 트랜지스터(MP2)와 연결되며 피모스 트랜지스터(MP4)와 전류미러를 구성하는 피모스 트랜지스터(MP5)와, 다이오드 접속된 피모스 트랜지스터(MP4)와 노드(N1)을 연결하며 게이트가 피모스 트랜지스터(MP5)에 연결된 앤모스 트랜지스터(MN1)와, 피모스 트랜지스터(MP5)와 접지전원(VSS)을 연결하며 게이트가 노드(N1)와 연결된 앤모스 트랜지스터(MN2)와, 노드(N1)와 접지전원(VSS)을 연결하는 저항(R1)으로 구성된다.The bias unit 110 is connected in series with the power supply voltage VDD and connected to the PMOS transistors MP1 and MP4 connected with the diode and the power supply voltage VDD and connected in parallel with the PMOS transistor MP1 to provide a current mirror. PMOS transistor MP2 to be configured, PMOS transistor MP5 connected to PMOS transistor MP2 and constituting current mirror with PMOS transistor MP4, PMOS transistor MP4 and node connected with diodes An NMOS transistor MN1 having a gate connected to N1 and having a gate connected to PMOS transistor MP5, an NMOS transistor having a gate connected to node N1 with a PMOS transistor MP5 connected to ground power supply VSS. And a resistor R1 connecting the node N1 and the ground power supply VSS.
기준전압출력부(120)는 전원전압(VDD)에 연결되며 피모스 트랜지스터(MP1)와 병렬로 연결되어 전류미러를 구성하는 피모스 트랜지스터(MP3)와, 피모스 트랜지스터(MP3)와 연결되며 피모스 트랜지스터(MP4)와 전류미러를 구성하는 피모스 트랜지스터(MP6)과, 피모스 트랜지스터(MP6)와 연결된 저항(R2)과, 저항(R2)과접지전원(VSS)을 연결하며 게이트가 노드(N1)에 연결된 앤모스 트랜지스터(MN3)와, 피모스트랜지스터(MP3)과 저항(R2)와 연결하며 게이트로 비교기의 출력신호(OUT)를 입력받는 피모스 트랜지스터(MP7)와, 저항(R2)과 접지전원(VSS)를 연결하며 게이트로 비교기의 출력신호(OUT)를 입력받는 앤모스 트랜지스터(MN4)로 구성된다.The reference voltage output unit 120 is connected to the power supply voltage VDD and connected in parallel with the PMOS transistor MP1 to form a current mirror, and is connected to the PMOS transistor MP3 and the PMOS transistor MP3. The MOS transistor MP4 and the PMOS transistor MP6 constituting the current mirror, the resistor R2 connected to the PMOS transistor MP6, the resistor R2 and the ground power supply VSS are connected, and the gate is connected to the node ( NMOS transistor MN3 connected to N1, PMOS transistor MP3 and resistor R2, PMOS transistor MP7 receiving the output signal OUT of the comparator through gate, and resistor R2. And NMOS transistor MN4 connecting the ground power supply VSS and receiving the output signal OUT of the comparator to the gate.
비교부(200)는 입력신호(Vin)가 기준전압(Vref)보다 큰 값일 때에 제1 신호(A)를, 적은 값일 때에 제2 신호(B)를 출력하는 전류미러형 차동증폭기(210)와, 제1 신호(A) 및 제2 신호(B)를 입력받아 증폭하여 출력부(230)로 출력하는 크로스커플형 차동증폭기(220)와, 크로스커플형 차동증폭기(220)의 출력에 따라 전원전압 또는 접지단을 출력단과 연결하는 출력부(230)로 구성된다.The comparator 200 includes a current mirror type differential amplifier 210 for outputting the first signal A when the input signal Vin is greater than the reference voltage Vref and the second signal B when the input signal Vin is less than the reference voltage Vref. And a power supply according to the output of the cross-coupled differential amplifier 220 and the cross-coupled differential amplifier 220 that receive the first signal A and the second signal B, amplify them, and output them to the output unit 230. The output unit 230 connects a voltage or ground terminal to the output terminal.
전류미러형 차동증폭기(210)는 기준전압(Vref)보다 입력신호(Vin)가 클 때에 인에이블되어 제1 신호(A)를 출력하는 제1 전류미러형 차동증폭기(211)와, 입력신호(Vin)보다 기준전압(Vref)이 클 때에 인에이블되어 제2 신호(B)를 출력하는 제2 전류미러형 차동증폭기(212)와, 제1 및 제2 전류미러형 차동증폭기(211,212)에 옵셋전류를 흘려주는 전류원(213)으로 구성된다.The current mirror differential amplifier 210 is enabled when the input signal Vin is greater than the reference voltage Vref, and outputs the first signal A to the first current mirror differential amplifier 211 and the input signal ( Offset to the second current mirror type differential amplifier 212 and the first and second current mirror type differential amplifiers 211 and 212 which are enabled when the reference voltage Vref is larger than Vin) and output the second signal B. It consists of a current source 213 for passing a current.
제1 전류미러형 차동증폭기(211)은 전원전압(VDD)에 연결되며 다이오드 접속된 피모스트랜지스트(MP9)와, 피모스트랜지스트(MP9)와 전류미러를 형성하는 피모스트랜지스터(MP8)와, 입력전압(Vin)과 기준전압(Vref)를 각각 게이트로 입력받으며 피모스트랜지스터(MP8,MP9)와 각각 연결된 앤모스트랜지스터(MN5,MN6)로 구성된다.The first current mirror type differential amplifier 211 is connected to the power supply voltage VDD and has a diode-connected PMOS transistor MP9 and a PMOS transistor MP9 which forms a current mirror with the PMOS transistor MP9. And an input transistor (Vin) and a reference voltage (Vref) are input to the gate, respectively, and are composed of NMOS transistors (MN5, MN6) connected to the PMOS transistors (MP8, MP9), respectively.
제2 전류미러형 차동증폭기(212)은 전원전압(VDD)에 연결되며 다이오드 접속된 피모스트랜지스트(MP10)와, 피모스트랜지스트(MP10)와 전류미러를 형성하는 피모스트랜지스터(MP11)와, 기준전압(Vref)과 입력전압(Vin)를 각각 게이트로 입력받으며 피모스트랜지스터(MP10,MP11)와 각각 연결된 앤모스트랜지스터(MN7,MN8)로 구성된다.The second current mirror type differential amplifier 212 is connected to the power supply voltage VDD and has a diode-connected PMOS transistor MP10 and a PMOS transistor MP10 which forms a current mirror with the PMOS transistor MP10. And the NMOS transistors MN7 and MN8 that receive the reference voltage Vref and the input voltage Vin as gates, respectively, and are connected to the PMOS transistors MP10 and MP11, respectively.
전류원(230)은 게이트로 바이어스 전압(Vbias)를 입력받으며 접지전원(VSS)과 앤모스트랜지스터(MN5,MN6,MN7,MN8)를 연결하는 앤모스트랜지스터(MN9)로 구성된다.The current source 230 receives the bias voltage Vbias as a gate, and is composed of an animistor transistor MN9 that connects the ground power supply VSS and the NMOS transistors MN5, MN6, MN7, and MN8.
크로스커플형 차동증폭기(220)는 전원전압(VDD)과 연결되며 게이트가 크로스 커플된 피모스트랜지스터(MP12,MP13)와, 제1 및 제2 전류미러형 차동증폭기(211,212)에서 출력되는 제1,2 신호(A,B)를 게이트로 각각 입력받으며 피모스 트랜지스터(MP12,MP13)와 각각 연결된 앤모스트랜지스터(MN10,MN11)와, 앤모스트랜지스터(MN10,MN11)와 접지전원(VSS)을 연결하며 게이트로 바이어스 전압(Vbias)를 입력받는 앤모스트랜지스터(MN12)로 구성된다.The cross-coupled differential amplifier 220 is connected to the power supply voltage VDD and has a gate coupled to the PMOS transistors MP12 and MP13 and the first and second current mirror type differential amplifiers 211 and 212. The NMOS transistors MN10 and MN11, the NMOS transistors MN10 and MN11 and the ground power supply VSS are connected to the PMOS transistors MP12 and MP13, respectively. The NMOS transistor MN12 receives the bias voltage Vbias through its gate.
출력부(230)는 전원전압(VDD)과 출력단(OUT)을 연결하며 게이트가 피모스트랜지스터(MP13)의 드레인과 연결된 앤모스트랜지스터(MN13)와,출력단(OUT)와 접지전원(VSS)을 연결하며 게이트가 피모스트랜지스터(MP12)의 드레인과 연결된 앤모스트랜지스터(MN14)로 구성된다.The output unit 230 connects the power supply voltage VDD and the output terminal OUT, and connects the NMOS transistor MN13 connected to the drain of the PMOS transistor MP13, the output terminal OUT, and the ground power supply VSS. An NMOS transistor MN14 having a gate connected to the drain of the PMOS transistor MP12.
도2는 도1의 히스테리시스 특성을 가지는 비교기의 동작파형도이다.FIG. 2 is an operational waveform diagram of a comparator having hysteresis characteristics of FIG.
이하 도1 내지 도2를 참조하여 전술한 실시예의 동작을 설명한다.Hereinafter, the operation of the above-described embodiment will be described with reference to FIGS. 1 and 2.
먼저 양의 문턱전압(Vt+)에 대한 설명을 하기 위해 이전 단계에 출력부(230)의 출력신호(OUT)가 로우(Low) 상태인 것을 가정한다. 출력부(230)의 출력값이 로우이기 때문에 기준전압발생부(100)의 피모스트랜지스터(MP7)은 턴-온 되어 있고, 앤모스트랜지스터(MN4)는 턴-오프되어 있다.First, in order to describe the positive threshold voltage Vt +, it is assumed that the output signal OUT of the output unit 230 is in the low state in the previous step. Since the output value of the output unit 230 is low, the PMOS transistor MP7 of the reference voltage generator 100 is turned on, and the NMOS transistor MN4 is turned off.
따라서, 바이어스부(110)에 의해 일정한 전류량이 피모스트랜지스터(MP3), 피모스트랜지스터(MP6,MP7), 저항(R2), 앤모스트랜지스터(MN3)로 전류패스를 형성하면서 흐르게 된다. 이 때에 피모스트랜지스터(MP6,MP7)가 모두 턴온되어 있으므로 앤모스트랜지스터(MN3)보다 상태적으로 적은 전압이 피모스트랜지스터(MP6,MP7)에 유기되어 기준전압(Vref)은 양의 문턱전압(Vt+)를 전류미러형 차동증폭기(200)로 출력하게 된다. 이는 저항을 병렬로 추가하면 하나의 저항일 때보다 적은 전압이 유기되는 것과 같은 이치다.Therefore, a certain amount of current flows by the bias unit 110 while forming a current path to the PMOS transistor MP3, the PMOS transistors MP6 and MP7, the resistor R2, and the NMOS transistor MN3. At this time, since both of the PMOS transistors MP6 and MP7 are turned on, a voltage which is lower than the NMOS transistor MN3 is induced in the PMOS transistors MP6 and MP7 so that the reference voltage Vref is a positive threshold voltage. Vt +) is output to the current mirror type differential amplifier 200. This is equivalent to adding resistors in parallel resulting in less voltage than with one resistor.
전류미러형 차동증폭기(210)에서 입력되는 입력전압(Vin)이 기준전압(Vref)보다 큰 값을 가지게 되면 제1 전류미러 차동증폭기(211)가 동작하여 제1 신호(A)가 출력되고, 이 신호에 의해 커로스 커플형의 차동증폭기(220)의 앤모스트랜지스터(MN10)가 턴-온되며, 이는 피모스트랜지스터(MP13)을 턴-온시키게 된다. 이는 최종적으로 앤모스트랜지스터(MN13)을 턴온시켜 출력단(OUT)에 하이의 신호가 출력된다. 따라서 이 때에는 입력신호가(Vin)이 양의 문턱전압(Vth+)보다 큰 값일 때에야 비교기의 출력신호(OUT)가 하이로 변하게 된다. 즉 도2의 ①의 파형으로 출력신호(OUT)가 변하게 된다.When the input voltage Vin input from the current mirror type differential amplifier 210 has a value greater than the reference voltage Vref, the first current mirror differential amplifier 211 operates to output the first signal A. By this signal, the ANMOS transistor MN10 of the cut-coupled type differential amplifier 220 is turned on, which turns on the PMOS transistor MP13. This finally turns on the ANMOS transistor MN13 to output a high signal to the output terminal OUT. Therefore, at this time, the output signal OUT of the comparator becomes high only when the input signal Vin is greater than the positive threshold voltage Vth +. That is, the output signal OUT changes to the waveform of ① in FIG.
계속해서, 음의 문턱전압(Vt-)에 대해서 설명을 하기 위해 이전 단계에 출력부(230)의 출력신호가 하이인 상태를 가정한다.Subsequently, it is assumed that the output signal of the output unit 230 is high in the previous step to explain the negative threshold voltage Vt−.
출력단(230)의 출력신호(OUT)가 하이이기 때문에 기준전압발생부(100)의 피모스트랜지스터(MP7)은 턴-오프 되어 있고, 앤모스트랜지스터(MN4)는 턴-온되어 있다.Since the output signal OUT of the output terminal 230 is high, the PMOS transistor MP7 of the reference voltage generator 100 is turned off, and the NMOS transistor MN4 is turned on.
따라서 바이어스부(110)에 의해 일정한 전류량이 피모스트랜지스터(MP3), 피모스트랜지스터(MP6), 저항(R2), 앤모스트랜지스터(MN3,MN4)로 전류패스를 형성하면서 흐르게 된다. 이 때에 앤모스트랜지스터(MN3,MN4)가 모두 턴온되어 있으므로 피모스트랜지스터(MP6)보다 상태적으로 적은 전압이 앤모스트랜지스터(MN3,MN4)의 소스 드레인간에 유기되어 기준전압(Vref)은 전술한 양의 문턱전압(Vt+)보다 낮은 전압, 즉 음의 문턱전압(Vt-)이 전류미러형 차동증폭기(210)로 출력하게 되고, 이에 따라 비교기의 출력신호(OUT)는 입력신호(Vin)가 음의 문턱전압(Vt-)이하가 될 때에야 로우로 변하게 된다. 즉 도2의 ②의 파형으로 출력이 변하게 된다.Therefore, a certain amount of current flows through the bias unit 110 while forming a current path to the PMOS transistor MP3, the PMOS transistor MP6, the resistor R2, and the NMOS transistor MN3 and MN4. At this time, since both of the NMOS transistors MN3 and MN4 are turned on, a voltage lower than the PMOS transistor MP6 state is induced between the source drains of the NMOS transistors MN3 and MN4, so that the reference voltage Vref is described above. A voltage lower than a positive threshold voltage Vt +, that is, a negative threshold voltage Vt− is outputted to the current mirror type differential amplifier 210, and thus the output signal OUT of the comparator is input signal Vin. Is turned low only when the negative threshold voltage (Vt-) is less than. That is, the output changes to the waveform of ② in FIG.
이 때에는 전류미러형 차동증폭기(200)에서 기준전압이 입력전압(Vin)보다 큰 값을 가지게 되면 제2 전류미러 차동증폭기(220)에서 신호가 출력되고, 이 신호에 의해 출력단의 앤모스트랜지스터(MN11)가 턴-온되어 피모스트랜지스터(MP12)를 턴-온시키게 되고 이는 앤모스트랜지스터(MN14)을 턴온시켜 출력단(OUT)에 로우의 신호가 출력된다.At this time, when the reference voltage in the current mirror type differential amplifier 200 has a value greater than the input voltage Vin, a signal is output from the second current mirror differential amplifier 220, and the signal of the an-mode transistor of the output stage is used by the signal. The MN11 is turned on to turn on the PMOS transistor MP12, which turns on the NMOS transistor MN14 and outputs a low signal to the output terminal OUT.
따라서 기준전압(Vref)인 음의 문턱전압(Vt-)과 양의 문턱전압(Vt+)은 피모스트랜지스터(MP6,MP7)와 앤모스트랜지스터(MN3,MN4)의 게이트 W/L(Width/ Length)에 따라 정해지게 된다.Therefore, the negative threshold voltage Vt- and the positive threshold voltage Vt +, which are the reference voltages Vref, are the gate W / L (Width / Length) of the PMOS transistors MP6 and MP7 and the NMOS transistors MN3 and MN4. Will be determined by).
결국, 출력신호(OUT)의 상태에 따라 피모스트랜지스터(MP7)와 앤모스트랜지스터(MN4)의 턴-온 또는 턴-오프가 결정되고, 이로 인하여 기준전압(Vref)이 달라져서 비교부(200)로 입력되기 때문에 히스테리시스 특성을 가지게 되고, 이에 따라 공정의 변화등에 둔감한 히스테리시스 특성을 가지는 비교기를 구현할 수 있는 것이다.As a result, the turn-on or turn-off of the PMOS transistor MP7 and the NMOS transistor MN4 is determined according to the state of the output signal OUT. As a result, the reference voltage Vref is changed so that the comparator 200 is changed. Since it has a hysteresis characteristic, it is possible to implement a comparator having hysteresis characteristics insensitive to changes in the process.
전술한 히스테리시스 특성을 가지는 비교기는 입력 노이즈에 민감한 회로에 적용하게 되면 집적회로의 신뢰성향상을 기대할 수 있다.When the comparator having the hysteresis characteristic described above is applied to a circuit sensitive to input noise, the reliability of the integrated circuit can be expected.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
본 발명에 의해서 면적 및 전류량을 증가시키기 않고도 히스테리스 특성이 일정하여 노이즈 특성이 강화된 비교기를 구성할 수 있어, 반도체 집적회로의 신뢰도 향상을 기대할 수 있다.According to the present invention, a comparator in which the hysteresis characteristic is constant and the noise characteristic is enhanced can be configured without increasing the area and the amount of current, thereby improving the reliability of the semiconductor integrated circuit.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020010198A KR100873287B1 (en) | 2002-02-26 | 2002-02-26 | Comparator with Hysteresis Characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020010198A KR100873287B1 (en) | 2002-02-26 | 2002-02-26 | Comparator with Hysteresis Characteristics |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030070694A true KR20030070694A (en) | 2003-09-02 |
KR100873287B1 KR100873287B1 (en) | 2008-12-11 |
Family
ID=32222633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020010198A KR100873287B1 (en) | 2002-02-26 | 2002-02-26 | Comparator with Hysteresis Characteristics |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100873287B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100559406B1 (en) * | 2004-10-15 | 2006-03-10 | 삼성전자주식회사 | Comparator with hysteresis and comparing method using the same |
KR100609485B1 (en) * | 2004-05-06 | 2006-08-08 | 어보브반도체 주식회사 | Comparator circuit with hysteresis characteristic |
KR100735495B1 (en) * | 2005-08-02 | 2007-07-04 | 삼성전기주식회사 | Voltage comparator having hysteresis characteristics |
US7417471B2 (en) | 2005-08-02 | 2008-08-26 | Samsung Electro-Mechanics Co., Ltd. | Voltage comparator having hysteresis characteristics |
US8054052B2 (en) | 2007-09-11 | 2011-11-08 | Ricoh Company, Ltd. | Constant voltage circuit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101610034B1 (en) * | 2014-01-16 | 2016-04-07 | 주식회사 에이디텍 | Comparator circuit in capable of diminishing the effect of noise |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03201818A (en) * | 1989-12-28 | 1991-09-03 | Fujitsu Ltd | Comparing circuit |
KR100380571B1 (en) * | 1995-10-19 | 2003-07-18 | 페어차일드코리아반도체 주식회사 | Comparison circuit having hysteresis characteristic |
KR0177997B1 (en) * | 1995-12-21 | 1999-04-01 | 김광호 | Comparator Circuit Controls the Size of Hysteresis |
KR980012898A (en) * | 1996-07-09 | 1998-04-30 | 김광호 | Comparator with bi-directional hysteresis |
-
2002
- 2002-02-26 KR KR1020020010198A patent/KR100873287B1/en active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100609485B1 (en) * | 2004-05-06 | 2006-08-08 | 어보브반도체 주식회사 | Comparator circuit with hysteresis characteristic |
KR100559406B1 (en) * | 2004-10-15 | 2006-03-10 | 삼성전자주식회사 | Comparator with hysteresis and comparing method using the same |
KR100735495B1 (en) * | 2005-08-02 | 2007-07-04 | 삼성전기주식회사 | Voltage comparator having hysteresis characteristics |
US7417471B2 (en) | 2005-08-02 | 2008-08-26 | Samsung Electro-Mechanics Co., Ltd. | Voltage comparator having hysteresis characteristics |
US8054052B2 (en) | 2007-09-11 | 2011-11-08 | Ricoh Company, Ltd. | Constant voltage circuit |
Also Published As
Publication number | Publication date |
---|---|
KR100873287B1 (en) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100372633B1 (en) | Comparator with offset voltage | |
US6504404B2 (en) | Semiconductor integrated circuit | |
US4598215A (en) | Wide common mode range analog CMOS voltage comparator | |
KR100190763B1 (en) | Differential amplifier | |
JP4920219B2 (en) | Operational amplifier | |
JP4070533B2 (en) | Semiconductor integrated circuit device | |
CN116827320B (en) | Fast-response self-adaptive power supply conversion circuit | |
KR100313821B1 (en) | Differential Amplifier and Op Amp Circuits | |
US6133764A (en) | Comparator circuit and method | |
US6924702B2 (en) | Low supply voltage and self-biased high speed receiver | |
KR100411308B1 (en) | Squelch Circuit | |
KR100559406B1 (en) | Comparator with hysteresis and comparing method using the same | |
KR20060056419A (en) | Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof | |
KR100873287B1 (en) | Comparator with Hysteresis Characteristics | |
KR100500928B1 (en) | Circuit for detecting switching point and semiconductor device using the same | |
US5515006A (en) | Low distortion efficient large swing CMOS amplifier output | |
KR960013863B1 (en) | Level translator | |
KR100560260B1 (en) | Bias voltage generating circuit and differential amplifier | |
JP4724670B2 (en) | Semiconductor integrated circuit device | |
KR100577566B1 (en) | Input buffer circuits | |
US6888384B2 (en) | Power-on detector, and power-on reset circuit using the same | |
JPH0685570A (en) | Operational amplifier circuit device | |
CN112947660B (en) | Pretreatment circuit and pretreatment method for power supply voltage | |
JP2002314399A (en) | Semiconductor integrated circuit | |
KR950003280B1 (en) | Coupled amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 12 |