KR100380571B1 - Comparison circuit having hysteresis characteristic - Google Patents

Comparison circuit having hysteresis characteristic Download PDF

Info

Publication number
KR100380571B1
KR100380571B1 KR1019950036252A KR19950036252A KR100380571B1 KR 100380571 B1 KR100380571 B1 KR 100380571B1 KR 1019950036252 A KR1019950036252 A KR 1019950036252A KR 19950036252 A KR19950036252 A KR 19950036252A KR 100380571 B1 KR100380571 B1 KR 100380571B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
transistor
comparison circuit
hysteresis
Prior art date
Application number
KR1019950036252A
Other languages
Korean (ko)
Other versions
KR970024571A (en
Inventor
이동철
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019950036252A priority Critical patent/KR100380571B1/en
Publication of KR970024571A publication Critical patent/KR970024571A/en
Application granted granted Critical
Publication of KR100380571B1 publication Critical patent/KR100380571B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PURPOSE: A comparison circuit having a hysteresis characteristic is provided to vary the width of hysteresis in a predetermined ratio according to a variation of reference voltages by using resistors to be in proportion to the reference voltages. CONSTITUTION: A comparison circuit having a hysteresis characteristic includes a comparing circuit(210), a switching circuit(220), and a voltage division circuit(230). The comparing circuit(210) is used for comparing a reference voltage received from an inverse input terminal with an input voltage received from a non-inverse input terminal. The switching circuit(220) is used for switching an output voltage of the comparing circuit. The voltage division circuit(230) is used for inputting a difference between the reference voltage and a hysteresis voltage into the inverse input terminal of the comparing circuit when the comparing circuit outputs the high-level output voltage.

Description

히스테리시스 특성을 갖는 비교회로Comparison circuit with hysteresis characteristics

이 발명은 히스테리시스 특성을 갖는 비교회로에 관한 것으로서, 더욱 상세하게 말하자면, 히스테리시스 폭을 결정함에 있어서 일정한 비례관계를 갖도록하여 기준 전압이 가변함에 따라 히스테리시스 폭도 일정 비율로 가변하는 히스테리시스 특성을 갖는 비교회로에 관한 것이다.The present invention relates to a comparison circuit having a hysteresis characteristic, and more specifically, to a comparison circuit having a hysteresis characteristic in which the hysteresis width varies with a constant ratio as the reference voltage is varied to have a constant proportional relationship in determining the hysteresis width. It is about.

이하, 첨부된 도면을 참조로 하여 종래의 히스테리시스 특성을 갖는 비교회로에 대하여 설명한다.Hereinafter, a comparison circuit having a conventional hysteresis characteristic will be described with reference to the accompanying drawings.

제1도는 종래의 히스테러시스 특성을 갖는 비교회로이다.1 is a comparison circuit having a conventional hysteresis characteristic.

제1도에 도시되어 있는 바와같이, 종래의 종래의 히스테리시스 특성을 갖는비교 회로의 구성은,As shown in FIG. 1, the configuration of a conventional comparison circuit having a conventional hysteresis characteristic is

기준 전압(Vref)을 반전 입력단에 입력받고, 입력전압(Vin)을 비반전입력단에 입력받아 상기 양 신호를 비교하는 비교 회로(110)와,A comparison circuit 110 for receiving a reference voltage Vref at an inverting input terminal and receiving an input voltage Vin at a non-inverting input terminal and comparing the two signals;

상기 비교 회로(110)의 출력 전압을 입력받아 스위칭 작용을 하는 스위칭 회로(120)와,A switching circuit 120 for switching and receiving an output voltage of the comparison circuit 110;

상기 비교 회로(110)의 출력 전압이 하이 레벨의 전압이 출력될 경우 기준 전압과 히스테리시스 전압과의 차이만큼을 상기 비교 회로(110)의 반전 입력단에 입력하는 전압 분할 회로(130)로 이루어진다.When the output voltage of the comparison circuit 110 outputs a high level voltage, the voltage divider 130 inputs the difference between the reference voltage and the hysteresis voltage to the inverting input terminal of the comparison circuit 110.

상기의 구성에 의한 종래의 히스테리시스 특성을 갖는 비교회로의 동작은 다음과 같다.The operation of the comparison circuit having the conventional hysteresis characteristic by the above configuration is as follows.

입력 전압(Vin)이 기준 전압(Vref)보다 낮으면 스위칭 회로(120)는 L상태에 위치하게 되어 기준 전압(Vref)이 반전 입력단에 그대로 입력된다.If the input voltage Vin is lower than the reference voltage Vref, the switching circuit 120 is in the L state, and the reference voltage Vref is input to the inverting input terminal as it is.

또한, 입력 전압(Vin)이 기준 전압(Vref) 보다 높으면 상기 비교 회로(110)의 출력 전압은 하이 상태가 되고, 상기 하이 상태의 전압은 스위칭 회로(130)를 H상태에 위치하게 하여, 전압 분할 회로(130)에서 기준 전압(Vref)과 히스테리시스 전압(Vhys)의 차에 해당하는 전압을 반전 입력단에 입력하게 된다.In addition, when the input voltage Vin is higher than the reference voltage Vref, the output voltage of the comparison circuit 110 becomes high, and the high voltage causes the switching circuit 130 to be in the H state, The division circuit 130 inputs a voltage corresponding to the difference between the reference voltage Vref and the hysteresis voltage Vhys to the inverting input terminal.

그러나 상기한 종래의 히스테리시스 특성을 갖는 비교 회로는 히스테리시스전압(Vhys)이 고정되어 있어 가변하는 기준 전압(Vref)을 사용하여야 할 경우에는 히스테리시스 폭을 결정하기 어려운 단점이 있다.However, the conventional comparison circuit having hysteresis characteristics has a disadvantage in that it is difficult to determine the hysteresis width when the hysteresis voltage Vhys is fixed and a variable reference voltage Vref must be used.

따라서 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서,히스테리시스 폭을 결정함에 있어서 비교 회로의 기준 전압(Vref)과 일정한 비례관계를 갖도록하여 기준 전압(Vref)이 가변함에 따라 히스테리시스 폭도 일정 비율로 가변하는 히스테리시스 특성을 갖는 비교회로를 제공하기 위한 것이다.Accordingly, an object of the present invention is to solve the above-mentioned problems. In determining the hysteresis width, the hysteresis width is constant as the reference voltage Vref is changed to have a constant proportional relationship with the reference voltage Vref of the comparison circuit. An object of the present invention is to provide a comparison circuit having hysteresis characteristics that vary in proportion.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은,As a means for achieving the above object, the configuration of the present invention,

기준 전압을 반전 입력단에 입력받고, 입력전압을 비반전입력단에 입력받아 상기 양 신호를 비교하는 비교 회로와,A comparison circuit for receiving a reference voltage at an inverting input terminal and receiving an input voltage at a non-inverting input terminal and comparing the two signals;

상기 비교 회로의 출력 전압을 입력받아 스위칭 작용을 하는 스위칭 회로와, 상기 비교 회로의 출력 전압이 하이 레벨의 전압이 출력될 경우 기준 전압과 히스테리시스 전압과의 차이만큼을 상기 비교 회로의 반전 입력단에 입력하는 전압 분할 회로로 이루어진다.A switching circuit that performs a switching operation by receiving the output voltage of the comparison circuit, and inputs the difference between the reference voltage and the hysteresis voltage to the inverting input terminal of the comparison circuit when the output voltage of the comparison circuit outputs a high level voltage. It consists of a voltage division circuit.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.With the above configuration, the most preferred embodiment which can be easily carried out by those skilled in the art with reference to the present invention will be described in detail with reference to the accompanying drawings.

제2도는 이 발명의 실시예에 따른 히스테리시스 특성을 갖는 비교 회로의 블럭도이고,2 is a block diagram of a comparison circuit having hysteresis characteristics according to an embodiment of the present invention,

제3도는 이 발명의 실시예에 따른 히스테리시스 특성을 갖는 비교 회로의 상세 회로도이다.3 is a detailed circuit diagram of a comparison circuit having hysteresis characteristics according to an embodiment of the present invention.

제1도와 제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 히스테리시스 특성을 갖는 비교 회로의 구성은,As shown in FIG. 1 and FIG. 2, the configuration of the comparison circuit having the hysteresis characteristic according to the embodiment of the present invention is

기준 전압(Vref)을 반전 입력단(-)에 입력받고, 입력전압(Vin)을 비반전입력단(+)에 입력받아 상기 양 신호를 비교하는 비교 회로(210)와,A comparison circuit 210 for receiving the reference voltage Vref at the inverting input terminal (-) and receiving the input voltage Vin at the non-inverting input terminal (+) and comparing the two signals;

상기 비교 회로(210)의 출력 전압을 입력받아 스위칭 작용을 하는 스위칭회로(220)와,A switching circuit 220 that receives the output voltage of the comparison circuit 210 and performs a switching operation;

상기 비교 회로(210)의 출력 전압이 하이 레벨의 전압이 출력될 경우 기준전압(Vref)과 히스테리시스 전압(Vhys)과의 차이만큼을 상기 비교 회로(210)의 반전 입력단(-)에 입력하는 전압 분할 회로(230)로 이루어진다.When the output voltage of the comparison circuit 210 outputs a high level voltage, the voltage inputting the difference between the reference voltage Vref and the hysteresis voltage Vhys to the inverting input terminal (-) of the comparison circuit 210. Divided circuit 230.

상기 비교 회로(210)는,The comparison circuit 210,

상기 히스테리시스 특성을 갖는 비교 회로의 전류를 공급하는 기동 전류원 회로(210a)와,A starting current source circuit 210a for supplying a current of the comparison circuit having the hysteresis characteristic,

비교기로 작용을 하는 차동 증폭 회로(210b)로 이루어진다.It consists of a differential amplifier circuit 210b that acts as a comparator.

상기 비교 회로(210)는,The comparison circuit 210,

전원(Vcc)와 에미터단이 연결되는 트랜지스터(Q211)와,A transistor Q211 connected to a power source Vcc and an emitter terminal,

트랜지스터(Q211)의 콜랙터단과 베이스단이 연결되고, 트랜지스터(Q211)의 베이스단과 에미터단이 연결되는 트랜지스터(Q212)와,A transistor Q212 having a collector end and a base end of the transistor Q211 connected thereto, and a base end and an emitter end of the transistor Q211 connected thereto;

전원(Vcc)과 에미터단이 연결되고, 트랜지스터(Q211)의 베이스단과 베이스단이 연결되는 트랜지스터(Q213)와,A transistor Q213 connected to a power supply Vcc and an emitter terminal, and connected to a base terminal and a base terminal of the transistor Q211,

전원(Vcc)과 에미터단이 연결되고, 트랜지스터(Q213)의 베이스단과 베이스단이 연결되는 트랜지스터(Q214)와,A transistor Q214 connected to a power source Vcc and an emitter terminal, and connected to a base terminal and a base terminal of the transistor Q213;

전원(Vcc)과 에미터단이 연결되고, 트랜지스터(Q214)의 베이스단과 베이스단이 연결되는 트랜지스터(Q215)를 포함하여 이루어진다.The power supply Vcc and the emitter terminal are connected to each other, and the transistor Q215 is connected to the base terminal and the base terminal of the transistor Q214.

상기 차동 증폭 회로(210b)는,The differential amplifier circuit 210b,

트랜지스터(Q214)의 콜렉터단과 에미터단이 연결되는 트랜지스터(Q216)와,A transistor Q216 to which the collector and emitter ends of the transistor Q214 are connected;

트랜지스터(Q214)의 콜렉터단과 에미터단이 연결되고, 입력 전압(Vin)이 베이스단에 전기적으로 연결되는 트랜지스터(Q217)와,A transistor Q217 having a collector terminal and an emitter terminal of the transistor Q214 connected, and an input voltage Vin electrically connected to a base terminal;

트랜지스터(Q218)의 콜렉터단과 콜렉터단이 연결되고, 에미터단은 접지되는 트랜지스터(Q218)와,A collector terminal of the transistor Q218 and a collector terminal are connected, and an emitter terminal is grounded;

트랜지스터(Q217)의 콜렉터단과 콜렉터단이 연결되고, 트랜지스터(Q218)의 베이스단이 콜렉터단과 베이스단 공통으로 연결되고 에미터단은 접지되는 트랜지스터(Q219)를 포함하여 이루어진다.The collector terminal and the collector terminal of the transistor Q217 are connected, and the base terminal of the transistor Q218 is connected to the collector terminal and the base terminal in common, and the emitter terminal includes a transistor Q219 that is grounded.

상기 스위칭 회로(220)는,The switching circuit 220,

기준 전압(Vref)이 에미터단에 전기적으로 연결되고, 트랜지스터(Q216)의 베이스단과 콜렉터단이 연결되는 트랜지스터(Q223)와,A transistor Q223 having a reference voltage Vref electrically connected to the emitter terminal, and having a base terminal and a collector terminal of the transistor Q216 connected thereto;

기준 전압(Vref)이 에미터단에 전기적으로 연결되고, 트랜지스터(Q216)의 베이스단과 콜렉터단이 연결되고, 트랜지스터(Q223)의 베이스단과 트랜지스터(Q213)의 콜렉터단이 베이스단에 연결되는 트랜지스터(Q223)와,A transistor Q223 having a reference voltage Vref electrically connected to an emitter terminal, a base terminal and a collector terminal of the transistor Q216 connected, and a base terminal of the transistor Q223 and a collector terminal of the transistor Q213 connected to the base terminal. )Wow,

트랜지스터(Q223)의 에미터단과 콜렉터단 사이에 연결되는 저항(R221)과,A resistor R221 connected between the emitter terminal and the collector terminal of the transistor Q223,

트랜지스터(Q223)의 콜렉터단과 접지 사이에 연결되는 저항(R222)를 포함하여 이루어진다.And a resistor R222 connected between the collector terminal of the transistor Q223 and ground.

상기 전압 분할 회로(230)는,The voltage division circuit 230,

트랜지스터(Q213)의 콜렉터단과 콜렉터단이 연결되고 에미터단은 접지되는트랜지스터(Q23l)와,A transistor Q23l having a collector terminal and a collector terminal of the transistor Q213 connected to an emitter terminal;

트랜지스터(Q215)의 콜렉터단과 콜렉터단이 연결되고, 트랜지스터(Q216)의 콜렉터단과 트랜지스터(Q231)의 베이스단이 베이스단에 연결되고, 에미터단은 접지되는 트랜지스터(Q232)와,A transistor Q232 connected to a collector terminal and a collector terminal of the transistor Q215, a collector terminal of the transistor Q216 and a base terminal of the transistor Q231 are connected to the base terminal, and an emitter terminal is grounded;

출력단(Vout)이 콜렉터단에 전기적으로 연결되고, 트랜지스터(Q232)의 콜렉터단과 베이스단이 연결되고, 에미터단은 접지되는 트랜지스터(Q233)를 포함하여 이루어진다.The output terminal Vout is electrically connected to the collector terminal, the collector terminal and the base terminal of the transistor Q232 are connected, and the emitter terminal includes a transistor Q233 grounded.

상기한 구성에 의한, 이 발명의 실시예에 따른 히스테리시스 특성을 갖는 비교 회로의 작용은 다음과 같다.The operation of the comparison circuit having the hysteresis characteristic according to the embodiment of the present invention by the above configuration is as follows.

입력 전압(Vin)의 변화 방향에 따라서 두 가지로 분리 설명한다.Two separate descriptions will be provided according to the change direction of the input voltage Vin.

입력 전압(Vin)이 로우 상태에서 하이 상태로 변화할 경우, 노드 전압(Va)가 입력 전압(Vin)보다 클 경우에 트랜지스터(Q216)은 오프 상태가 되고, 트랜지스터(Q217)은 온 상태가 된다. 따라서, 트랜지스터(Q218)은 새츄레이션상태가 되고 트랜지스터(Q232)는 오프 상태가 되어 출력전압(Vout)은 로우 상태가 된다.When the input voltage Vin changes from the low state to the high state, when the node voltage Va is greater than the input voltage Vin, the transistor Q216 is turned off and the transistor Q217 is turned on. . Therefore, transistor Q218 is in a saturation state, transistor Q232 is in an off state, and output voltage Vout is in a low state.

이때, 트랜지스터(Q231)은 오프 상태가 되어 트랜지스터(Q223), 트랜지스터(Q224)로 이루어진 아나로그 스위치가 온 상태가 되며, 노드전압(Va)는 기준 전압(Vref)가 된다.At this time, the transistor Q231 is turned off so that the analog switch composed of the transistors Q223 and Q224 is turned on, and the node voltage Va becomes the reference voltage Vref.

입력 전압(Vin)이 기준 전압(Vref)보다 클 경우, 트랜지스터(Q216)은 온 상태가 되고, 트랜지스터(Q217)은 오프 상태가 된다. 이때, 트랜지스터(Q231)은 온상태가 되어 트랜지스터(Q212) 트랜지스터(Q213)으로 이루어진 아나로그 스워치가 오프되며 노드 전압(Va)는 저항(R14)와 저항(R15)의 비에 따라When the input voltage Vin is greater than the reference voltage Vref, the transistor Q216 is turned on and the transistor Q217 is turned off. At this time, the transistor Q231 is turned on so that the analog swatch composed of the transistors Q212 and Q213 is turned off, and the node voltage Va depends on the ratio of the resistor R14 and the resistor R15.

Va = [Vref x R222/(R221 + R222)]Va = [Vref x R222 / (R221 + R222)]

이 된다.Becomes

입력 전압(Vin)이 하이 상태에서 로우 상태로 변화할 경우,When the input voltage Vin changes from the high state to the low state,

입력 전압(Vin)이 노드전압(Va)보다 클 경우, 트랜지스터(Q216)은 온상태가 되고, 트랜지스터(Q217)은 오프 상태가 된다. 따라서 트랜지스터(Q218), 트랜지스터(Q219)는 오프 상태가 되고 트랜지스터(Q232)는 새츄레이션 상태가 되어 출력 전압(Vout)은 하이 상태가 된다. 이때 트랜지스터(Q231)은 온 상태가 되어 트랜지스터(Q223)와 트랜지스터(Q224)로 이루어진 아나로그 스위치가 오프 상태가 되며, 노드 전압(Va)는 저항(R221)과 저항(R222)의 비에 따라 Va= [Vref x R222/(R221 + R222)]When the input voltage Vin is greater than the node voltage Va, the transistor Q216 is turned on and the transistor Q217 is turned off. Accordingly, the transistors Q218 and Q219 are turned off, the transistors Q232 are saturated, and the output voltage Vout is turned high. At this time, the transistor Q231 is turned on so that the analog switch composed of the transistors Q223 and Q224 is turned off, and the node voltage Va is set to Va according to the ratio of the resistors R221 and R222. = [Vref x R222 / (R221 + R222)]

이 된다.Becomes

다음으로 입력 전압(Vin)이 노드 전압(Va)보다 작을 경우, 트랜지스터(Q216)은 오프 상태가 되고, 트랜지스터(Q217)은 온 상태가 된다. 따라서 트랜지스터(Q218)은 새츄레이션 상태가 되고 트랜지스터(Q232)는 오프 상태가 되어 출력 전압(Vout)은 로우 상태가 된다.Next, when the input voltage Vin is smaller than the node voltage Va, the transistor Q216 is turned off and the transistor Q217 is turned on. Accordingly, transistor Q218 is in a saturation state, transistor Q232 is in an off state, and output voltage Vout is in a low state.

이때, 트랜지스터(Q231)은 오프 상태가 되어 트랜지스터(Q223) 트랜지스터(Q224)로 이루어진 아나로그 스위치가 온 상태가 되며, 노드전압(Va)는 기준 전압(Vref)가 된다.At this time, the transistor Q231 is turned off, and the analog switch including the transistor Q223 and the transistor Q224 is turned on, and the node voltage Va becomes the reference voltage Vref.

상기한 내용을 요약하면, 히스테리시스 폭은 저항(R221)과 저항(R222)에 따라서 기준 전압(Vref)에 대한 일정 비율로 결정됨을 알수 있다.Summarizing the above, it can be seen that the hysteresis width is determined at a predetermined ratio with respect to the reference voltage Vref according to the resistors R221 and R222.

Vhys = Vref - [Vref x R222/(R221 + R222)]Vhys = Vref-[Vref x R222 / (R221 + R222)]

= [Vref x R221/(R221 + R222)]= [Vref x R221 / (R221 + R222)]

= Vref x K 단, K = R221/(R221 + R222)= Vref x K, where K = R221 / (R221 + R222)

이상에서와 같이 이 발명의 실시예에서, 저항(R221)과 저항(R22)를 이용하여 기준 전압과 일정한 비례 관계를 갖도록하여, 기준 전압이 가변함에 따라 히스테리시스 폭도 일정 비율로 가변이 가능한 효과를 가진 히스테리시스 특성을 갖는 비교회로을 제공할 수 있다.As described above, in the embodiment of the present invention, the resistor R221 and the resistor R22 are used to have a constant proportional relationship with the reference voltage, so that the hysteresis width can be changed at a constant ratio as the reference voltage is changed. A comparison circuit having hysteresis characteristics can be provided.

제1도는 종래의 히스테리시스 특성을 갖는 비교회로의 블럭도이고,1 is a block diagram of a comparison circuit having a conventional hysteresis characteristic,

제2도는 이 발명의 실시예에 따른 히스테리시스 특성을 갖는 비교회로의 블럭도이고,2 is a block diagram of a comparison circuit having hysteresis characteristics according to an embodiment of the present invention,

제3도는 이 발명의 실시예에 따른 히스테리시스 특성을 갖는 비교회로의 상세 회로도이다.3 is a detailed circuit diagram of a comparison circuit having hysteresis characteristics according to an embodiment of the present invention.

Claims (2)

기준 전압을 반전 입력단에 입력받고, 입력전압을 비반전입력단에 입력받아 상기 양 신호를 비교하는 비교 회로와,A comparison circuit for receiving a reference voltage at an inverting input terminal and receiving an input voltage at a non-inverting input terminal and comparing the two signals; 상기 비교 회로의 출력 전압을 입력받아 스위칭 작용을 하는 스위칭 회로와,A switching circuit which receives the output voltage of the comparison circuit and performs a switching operation; 상기 비교 회로의 출력 전압이 하이 레벨의 전압이 출력될 경우 기준 전압과 히스테리시스 전압과의 차이만큼을 상기 비교 회로의 반전 입력단에 입력하는 전압 분할 회로를 포함하여 이루어지는 것을 특징으로 하는 히스테리시스 특성을 갖는 비교회로.And a voltage dividing circuit for inputting the difference between the reference voltage and the hysteresis voltage to the inverting input terminal of the comparison circuit when the output voltage of the comparison circuit is output at a high level. Circuit. 제1항에 있어서,The method of claim 1, 상기 스위칭 회로는, 두 개의 직렬 연결된 저항값에 의하여 기준 전압이 변화함에 따라 히스테리시스 폭도 일정비율로 가변하는 작용을 하는 것을 특징으로 하는 히스테리시스 특성을 갖는 비교 회로.The switching circuit has a hysteresis characteristic, characterized in that the hysteresis width is variable at a constant ratio as the reference voltage is changed by two series connected resistance values.
KR1019950036252A 1995-10-19 1995-10-19 Comparison circuit having hysteresis characteristic KR100380571B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036252A KR100380571B1 (en) 1995-10-19 1995-10-19 Comparison circuit having hysteresis characteristic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036252A KR100380571B1 (en) 1995-10-19 1995-10-19 Comparison circuit having hysteresis characteristic

Publications (2)

Publication Number Publication Date
KR970024571A KR970024571A (en) 1997-05-30
KR100380571B1 true KR100380571B1 (en) 2003-07-18

Family

ID=37417170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036252A KR100380571B1 (en) 1995-10-19 1995-10-19 Comparison circuit having hysteresis characteristic

Country Status (1)

Country Link
KR (1) KR100380571B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873287B1 (en) * 2002-02-26 2008-12-11 매그나칩 반도체 유한회사 Comparator with Hysteresis Characteristics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920007151Y1 (en) * 1990-06-12 1992-10-08 이숙자 Bedside cabinet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920007151Y1 (en) * 1990-06-12 1992-10-08 이숙자 Bedside cabinet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873287B1 (en) * 2002-02-26 2008-12-11 매그나칩 반도체 유한회사 Comparator with Hysteresis Characteristics

Also Published As

Publication number Publication date
KR970024571A (en) 1997-05-30

Similar Documents

Publication Publication Date Title
EP0733959B1 (en) Circuit for generating a reference voltage and detecting an undervoltage of a supply voltage and corresponding method
US4982192A (en) Digital-to-analog converter having common adjustment means
US4409497A (en) Window comparator circuit
CA1065408A (en) Automatic range selection circuit
US4177394A (en) Comparator circuit having multi-functions
KR100380571B1 (en) Comparison circuit having hysteresis characteristic
US3909628A (en) Voltage-to-current converter and function generator
KR890004068A (en) Ignition control circuit
EP0478389A1 (en) Amplifier having polygonal-line characteristics
CA1215139A (en) Frequency to current converter circuit
JPH09329628A (en) Hall element type current detector
US4635180A (en) Device for controlling and regulating current flowing through an electromagnetic consumer, particularly for use in connection with an internal combustion engine
JPS57202125A (en) Variable reference voltage generating circuit
US6201929B1 (en) Multistage rotating speed control circuit for DC motor
JP3220995B2 (en) Input impedance measurement circuit for IC circuit
KR900000376Y1 (en) Window comparator circuit
JPS6117300B2 (en)
KR900009167B1 (en) Envelope forming circuit
KR930002082Y1 (en) Inverting and noninverting signal generator
KR930004938Y1 (en) Pulse generator in vtr
KR940006090Y1 (en) Comparator with hysteresis
SU1335964A1 (en) Bipolar standard-signal controlled source
SU1700549A1 (en) Controlled source of current
KR19990063755A (en) Analog function network presetting characteristic curve
KR890002557Y1 (en) Control circuit of voltage lebel

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee