KR950005454B1 - Plastic encapsulated type semiconductor device - Google Patents

Plastic encapsulated type semiconductor device Download PDF

Info

Publication number
KR950005454B1
KR950005454B1 KR1019910003830A KR910003830A KR950005454B1 KR 950005454 B1 KR950005454 B1 KR 950005454B1 KR 1019910003830 A KR1019910003830 A KR 1019910003830A KR 910003830 A KR910003830 A KR 910003830A KR 950005454 B1 KR950005454 B1 KR 950005454B1
Authority
KR
South Korea
Prior art keywords
lead
metal
semiconductor device
semiconductor
bed
Prior art date
Application number
KR1019910003830A
Other languages
Korean (ko)
Other versions
KR920018906A (en
Inventor
히로미치 사와야
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Priority to KR1019910003830A priority Critical patent/KR950005454B1/en
Publication of KR920018906A publication Critical patent/KR920018906A/en
Application granted granted Critical
Publication of KR950005454B1 publication Critical patent/KR950005454B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.No content.

Description

수지밀봉형 반도체장치Resin Sealed Semiconductor Device

제1도(a) 및 제2도(a)는 종래의 수지밀봉형 반도체장치의 사시도.1 (a) and 2 (a) are perspective views of a conventional resin sealed semiconductor device.

제1도(b) 및 제2도(b)는 제1도(a) 및 제2도(a)의 반도체장치를 제조하는데 사용되는 리이드프레임의 평면도.1 (b) and 2 (b) are plan views of lead frames used to fabricate the semiconductor devices of FIGS. 1 (a) and 2 (a).

제3도(a)는 본 발명의 수지밀봉형 반도체장치의 탑재상태를 나타낸 평면도.3A is a plan view showing a mounting state of the resin-sealed semiconductor device of the present invention.

제3도(b)는 그 완성도이다.3 (b) is the completeness thereof.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,20 : 리이드 2 : 프레임부1,20: lead 2: frame part

3 : 슬릿 4,25 : 반도체 펠렛3: slit 4,25: semiconductor pellet

5,21,23 : 베드부 6 : 금속접속부5, 21, 23: bed part 6: metal connection part

22 : 지지대 24 : 지지핀22: support 24: support pin

26 : 금속세선 27 : 밀봉수지층26: fine metal wire 27: sealing resin layer

[산업상의 이용분야][Industrial use]

본 발명은 AV기기나 OA/FA기기 등에 이용되는 수지밀봉형 반도체장치에 관한 것으로, 특히 그 패키지(Package)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-sealed semiconductor device for use in AV equipment, OA / FA equipment, and the like, and more particularly, to a package thereof.

[종래의 기술 및 그 문제점][Traditional Technology and Problems]

최근과 같이 반도체소자의 이용분야의 확대에 따라 이른바 프린트기판을 이용하는 모듈형 반도체장치의 수요가 확대되고 있고, 그 조립공정에는 표면실장방식이 많이 이용되고 있는 것이 현상황이다. 그런데 반도체소자의 조립공정의 주류인 리이드프레임을 이용하는 방식에서는, 종래와 같이 마운터 및 와이어 본더를 이용하고 있다.In recent years, with the expansion of the field of use of semiconductor devices, the demand for modular semiconductor devices using printed boards is increasing, and the surface mounting method is widely used in the assembly process. By the way, the mounter and the wire bonder are used like the conventional method in the method using the lead frame which is the mainstream of the assembly process of a semiconductor element.

모듈형 반도체장치에서는, 필요로 하는 회로를 구성하는 저항, L성분 및 반도체소자를 프린트기판에 통상의 방법에 따라 탑재함으로써, 주요한 회로소자 외에 주변회로를 일체로 형성하여 경비, 스페이스 등을 삭감할 수 있게 되어 그 수요가 증대되고 있다.In a modular semiconductor device, by mounting a resistor, an L component, and a semiconductor element constituting a necessary circuit on a printed board according to a conventional method, peripheral circuits other than the main circuit elements can be integrally formed to reduce expenses and spaces. This demand is increasing.

여기에서, 복수의 반도체소자가 탑재가능한 리이드프레임으로서는 제1도와 제2도에 나타낸 구조가 알려져 있는 바, 리이드프레임에 반도체소자가 탑재된 평면도를 제1도(b)와 제2도(b)에, 이 반도체소자의 수지밀봉후의 사시도를 제1도(a)와 제2도(a)에 나타내고 있다.Here, the structure shown in FIG. 1 and FIG. 2 is known as a lead frame in which a plurality of semiconductor elements can be mounted. A plan view in which semiconductor elements are mounted on a lead frame is shown in FIGS. 1B and 2B. Fig. 1 is a perspective view of the semiconductor element after resin sealing in Figs. 1 (a) and 2 (a).

리이드프레임은 종류에 따라 세부 구조가 다르나, 금속제 패키지를 기점으로 하여 리이드가 형성되는 것은 같으며, 도면의 DIP형에서는 리이드(1)의 도출방향과 교차하여 설치하는 프레임부(2)에 슬릿(3)을 형성하고, 유단(遊端)으로 되는 각 리이드의 종단 부근에 설치한 섬영역(이하 베드부라 기재한다)에 반도체 펠렛(4)을 탑재한다. 이 베드부는 제1도(b)의 예에서는 각 리이드 및 베드부(5)에 연속한 금속접속부(6)에 의해 프레임부(2)에 고정하고 있다. 그러나, 제2도(b)에 나타낸 바와 같이 패키지(2)의 중앙부분에는 상기와 같이 리이드(1)보다 폭이 넓고 또한 가로, 세로를 같은 길이로 형성한 베드부(5)가 형성되어 있다. 이 리이드프레임에 조립된 반도체 펠렛(4)은, 소정의 공정을 거쳐 밀봉수지층(6)으로 이루어진 패키지(이하 외위기라고 기재한다)로 피복하는 바, 그 최종상태가 제1도(a)와 제2도(a)에 나타내어져 있다. 즉, 밀봉수지층(6) 밖으로 도출하는 외부리이드(1)단은 소정의 각도로 구부러져 다른 기기와의 접속에 대비하는데, 표면실장방식에는 특수한 굴곡형상으로 하는 예도 있다. 제1도(b)의 밀봉수지층(6)에서의 둥근 부분은 마크(mark)의 역할을 하는 것이다.Although the lead frame has a different detailed structure depending on the type, the lead is formed from the metal package as a starting point, and in the DIP type of the drawing, the slit is formed in the frame portion 2 that is installed to cross the direction in which the lead 1 is drawn. 3) is formed, and the semiconductor pellet 4 is mounted in an island region (hereinafter referred to as a bed portion) provided near the end of each lead serving as the oil step. In the example of FIG. 1 (b), this bed part is fixed to the frame part 2 by the metal connection part 6 continuous to each lead and the bed part 5. However, as shown in Fig. 2 (b), the bed portion 5 is formed at the center of the package 2, which is wider than the lid 1 and has the same length in the same length and width. . The semiconductor pellets 4 assembled to the lead frame are covered with a package (hereinafter referred to as an envelope) made of the sealing resin layer 6 through a predetermined process, and the final state thereof is shown in FIG. And FIG. 2 (a). That is, the end of the outer lead 1 leading out of the sealing resin layer 6 is bent at a predetermined angle to prepare for connection with other equipment, but there is an example in which the surface mounting method has a special curved shape. The rounded part in the sealing resin layer 6 of FIG. 1 (b) serves as a mark.

리이드프레임에 형성하는 리이드는, 베드부에 탑재하는 반도체 펠렛보다 직경이 작기 때문에 당연히 베드부도 직경이 작아야 하므로, 밀봉수지층에서의 금속면적의 실장밀도를 대폭 향상시키는 기초가 된다.Since the lead formed in the lead frame has a smaller diameter than the semiconductor pellets mounted on the bed, the bed must naturally have a smaller diameter, which is a basis for greatly improving the mounting density of the metal area in the sealing resin layer.

한편 복수의 반도체 펠렛을 탑재하여 부가가치를 높인 반도체소자를 형성하기 위해서는, 베드부에 대한 연구를 해야 한다. 즉, 통상의 베드부에 탑재할 수 있는 반도체 펠렛의 수는 그 크기에 의해 제한되므로, 당연히 다른 장소에 형성하지 않으면 안된다. 그런데 베드부에 탑재한 반도체 펠렛은, 리이드간에 금속세선(金屬細線)을 이른바 본딩법에 의해 고착하여 회로접속을 행하지 않으면 안되므로, 복수의 반도체 펠렛을 탑재한 경우에는 밀봉수지층의 단(端)부근에 대응하여 위치하는 리이드의 선단부분에서는 이 회로접속의 밀도가 크다. 이 때문에, 리이드의 종단이 아닌 도중에 그 직경보다 크고 통상의 베드부보다 소형의 베드부를 설치하는 방식이 알려져 있다. 그러나, 수지밀봉공정후에 실시하는 커트 및 벤드공정에서 탑재된 반도체 펠렛이 흩어지지 않도록 하기 위해 통상 리이드프레임에는 지지핀(suspension pin)이 형성되고 있다.On the other hand, in order to form a semiconductor device having a high added value by mounting a plurality of semiconductor pellets, it is necessary to study the bed portion. That is, since the number of semiconductor pellets which can be mounted on a normal bed part is limited by the size, it must be formed in another place as a matter of course. However, since the semiconductor pellets mounted on the bed portion must be connected to each other by a thin metal wire between the leads by a so-called bonding method, when a plurality of semiconductor pellets are mounted, the end of the sealing resin layer The density of this circuit connection is large at the tip of the lead positioned corresponding to the vicinity. For this reason, the method of installing the bed part larger than the diameter and smaller than a normal bed part is known in the middle instead of the end of a lead. However, in order to prevent the semiconductor pellets mounted in the cut and bend processes carried out after the resin sealing step from scattering, support pins are usually formed in the lead frame.

이와 같은 복수의 베드부에 반도체 펠렛을 탑재하는 형태의 리이드프레임에서는, 지지핀을 설치할 공간이 없기 때문에 소정의 반도체소자를 형성할 수 없어서 부가가치가 높은 반도체장치를 실현할 수 없었다.In the lead frame of the type in which the semiconductor pellets are mounted on the plurality of bed portions, since there is no space for supporting pins, a predetermined semiconductor element cannot be formed and a high added value semiconductor device cannot be realized.

[발명의 목적][Purpose of invention]

본 발명은 상기와 같은 사정에 의해 이루어진 것으로, 민생용/산업용의 부가가치가 높은 반도체장치를 실현하고자 함에 그 목적이 있다.The present invention has been made in view of the above circumstances, and an object thereof is to realize a semiconductor device having a high added value for public welfare / industrial use.

[발명의 구성][Configuration of Invention]

본 발명은, 상대적인 대소관계에 있어서 반도체소자를 탑재하는 복수의 금속제 베드부중 최대의 것을 둘러싸도록 배치되는 리이드와, 이 리이드의 도중에 형성되며 최대의 금속제 베드부보다 직경이 작은 금속제 베드부, 금속제 베드부에 탑재하는 반도체소자의 전극과 직경이 작은 리이드간을 연결하는 금속세선, 각 부품을 피복하는 밀봉수지층, 이 밀봉수지층 밖으로 서로 대향하여 도출되는 리이드단과 최대의 금속제 베드부의 연장부 및, 리이드단의 도출방향을 따라 형성되는 지지핀을 구비한 것을 특징으로 한다.The present invention relates to a lead disposed to surround a maximum of a plurality of metal bed portions on which semiconductor elements are mounted in a relatively large and small relationship, and a metal bed portion and a metal bed formed in the middle of the lead and having a diameter smaller than the maximum metal bed portion. A thin metal wire connecting the electrode of the semiconductor element mounted in the portion to the small diameter lead, a sealing resin layer covering each component, an extension portion of the lead end and the largest metal bed portion drawn out from the sealing resin layer to face each other; Characterized in that the support pin is formed along the lead direction of the lead end.

작용Action

상기와 같이 구성된 본 발명에 있어서는, 리이드프레임에 복수의 반도체소자를 탑재하기 위해서는 금속제 베드부를 복수개 형성할 필요가 있지만, 각 리이드와 프레임부의 중간적인 장소가 되지 않을 수 없으며, 수지밀봉후에 리이드프레임의 리이드절단공정에 있어서 리이드프레임과 피밀봉 반도체소자를 접속상태로 하는 지지핀을 단(端) 부분에 형성함으로써, 하이브리드방식에 의해 복수의 반도체소자나 저항 등을 갖춘 전자회로를 구비한 모듈제품을 형성할 수 있게 하는 것이다.In the present invention configured as described above, in order to mount a plurality of semiconductor elements on the lead frame, it is necessary to form a plurality of metal bed portions, but it is necessary to be an intermediate place between each lead and the frame portion. In the lead cutting process, a support pin for connecting a lead frame and a hermetically sealed semiconductor element is formed at the end thereof to form a module product having an electronic circuit having a plurality of semiconductor elements, resistors, etc. by a hybrid method. It can be formed.

[실시예]EXAMPLE

이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

제3도(a),(b)에 의해 본 발명에 따른 1실시예를 설명한다. 즉, 제3도(a)에 나타낸 바와 같이, 순수한 철, 철합금(Fe―Ni) 또는 동이나 동합금에 프레스공정을 실시하여 DIP형 또는 SIP형과 DIP형용의 혼합형용 리이드프레임을 형성한다. 그 구조의 개략은, 주위에 배치하는 프레임부(도시하고 있지 않음)로부터 중심을 향해 연장되어 수지밀봉공정후에 외부리이드로서 기능하는 한편 이 명칭으로 변경되는 복수의 리이드(20,…)를 형성한다. 리이드(20,…)의 도출방향은, 도면에서는 2방향, 즉 서로 대향하는 방향이지만, 프레임부를 4방향으로 형성한 경우에는 당연히 리이드의 도출방향은 4방향으로 된다.3 (a) and 3 (b) illustrate one embodiment according to the present invention. That is, as shown in Fig. 3 (a), a pressing process is performed on pure iron, iron alloy (Fe-Ni), copper or copper alloy to form a lead frame for a DIP type or a mixed type for a SIP type and a DIP type. The outline of the structure extends toward the center from a frame portion (not shown) disposed around and functions as an outer lead after the resin sealing process, and forms a plurality of leads 20,. . The leading directions of the leads 20, ... are two directions in the drawing, that is, directions facing each other. However, in the case where the frame portion is formed in four directions, the leading direction of the leads becomes four directions.

도면에 나타낸 바와 같이, 각 리이드의 선단을 유단으로 하고, 그것에 가까운 위치 즉 프레임부의 거의 중심위치에 최대의 금속제 베드부(21)를 형성한다. 이 도면에서는, 폭이 넓은 벨트모양의 지지대(22)에 의해 지지되어 있고, 리이드(20,…)의 일부의 중간에도 다른 금속제 베드부(23…)를 형성한다. 그러나, 이 각 리이드(20,…)를 도출하는 방향에 따라 지지핀(24,24)을 형성하고 있는데, 그 장소는 당연히 단의 부분이 된다.As shown in the figure, the leading end of each lead is made to be a stepped end, and the largest metal bed portion 21 is formed at a position close to that, i.e., almost a center position of the frame portion. In this figure, it is supported by the wide belt-shaped support stand 22, and the other metal bed part 23 ... is formed also in the middle of one part of the lead 20, .... However, although the support pins 24 and 24 are formed along the direction which leads each of these leads 20, ..., the place is naturally a part of the stage.

그런데, 금속제 베드부(21 및 23)에는 각각 소정의 특성을 가진 반도체 펠렛(25,…)을 탑재하여 AV기기등에 필요한 인터페이스를 포함한 전자회로를 구성한다. 따라서, 각 반도체 펠렛(25,…)과 각 리이드간에 금속세선(26,…)을 열압착법 또는 초음파열압착법에 의해 볼본딩(Ball Bonding)한 완성도가 제3도(a)에 도시되어 있다. 이 도면에서는, 단순한 금속세선(26,…)의 접속도가 도시되어 있지만, 복잡한 회로에 있어서는 일단 접속한 금속세선의 윗쪽에 다른 금속세선을 다른 루프에 의해 형성하여 다른 회로소자를 접속하는 이른바 T.O.B(Turn Over Bonding) 등도 이루어지는 경우도 있다.By the way, the metal bed portions 21 and 23 are each equipped with semiconductor pellets 25,..., With predetermined characteristics to form electronic circuits including interfaces required for AV equipment and the like. Therefore, the completeness of the ball bonding of the fine metal wires 26, ... between each semiconductor pellet 25, ... and each lead by thermocompression or ultrasonic thermocompression is shown in FIG. have. In this figure, although the connection diagram of the simple metal wires 26, ... is shown, in a complicated circuit, a so-called TOB which forms another metal wire by another loop and connects other circuit elements on the upper side of the metal wire once connected. (Turn Over Bonding) etc. may also be performed.

또, 후속의 수지밀봉공정에서는 금형에 형성된 컬(cull) 및 러너(runner)를 거쳐 용융수지층이 게이트로부터 캐비티내로 유입하므로, 용융수지층의 유로와 교차하는 방향에 금속세선(26,…)의 긴 방향을 위치시키는 것은 바람직하지 않다.In the subsequent resin sealing step, the molten resin layer flows into the cavity from the gate through a curl and a runner formed in the mold, so that the metal thin wires 26,... Positioning the long direction of is undesirable.

제3도(a)에 도시되어 있지 않지만, 각 리이드와 교차하는 방향에는 기계적 강도를 높이기 위해 이른바 금속세조(金屬細條)를 설치하고 있지만, 프레임부가 함께 기계적 수단 즉 프레스공정에 의해 절단, 제거된다. 그러나, 지지핀(24,24)의 존재에 의해 각 리이드나 크고 작은 금속제 베드부(21,23,…)가 흩어지지 않게 되고, 더욱이 각종의 반도체기판(25,…)을 탑재한 리이드프레임이 얻어지므로, 수지밀봉공정으로 이행하여 다각형상의 밀봉수지층(27)을 형성할 수 있다.Although not shown in Fig. 3 (a), so-called metal washes are provided to increase mechanical strength in the direction crossing each lead, but the frame parts are cut and removed together by mechanical means, that is, a pressing process. . However, the presence of the supporting pins 24 and 24 prevents the lead and the large and small metal bed portions 21, 23, ... from scattering, and furthermore, the lead frame having various semiconductor substrates 25, ... Since it is obtained, it is possible to proceed to the resin sealing step so that the polygonal sealing resin layer 27 can be formed.

제3도(b)에는 리이드프레임을 이용하여 반도체 펠렛을 탑재한 모듈제품의 사시도를 나타내고 있는 바, 지지핀(24,24)은 외부리이드(20)의 성형시에 절단, 제거되고, 다각형태의 밀봉수지층(27)의 두께방향을 구성하는 도출면(28)에는 외부리이드나 금속제 베드부의 지지대(22)가 형성되어 도출되어 있다.FIG. 3 (b) shows a perspective view of a module product on which semiconductor pellets are mounted using a lead frame. The support pins 24 and 24 are cut and removed at the time of forming the outer lead 20, and have a polygonal shape. The support surface 22 of the outer lead and the metal bed part is formed in the lead-out surface 28 which comprises the thickness direction of the sealing resin layer 27 of this.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.On the other hand, the reference numerals written along the components of the claims of the present application to facilitate the understanding of the present invention, not intended to limit the technical scope of the present invention to the embodiments shown in the drawings.

[발명의 효과][Effects of the Invention]

상기한 바와 같이 본 발명에 따른 수지밀봉형 반도체장치는, 실장밀도가 높고, 고부가가치로 형성할 수 있으며, 게다가 가볍고 얇으며 짧고 작은 고신뢰성의 전자기기를 저가로 종래의 제조공정을 변경하지 않고 제조할 수 있게 된다.As described above, the resin-sealed semiconductor device according to the present invention has high mounting density, can be formed with high added value, and is light, thin, short, small, and high reliability electronic devices at low cost without changing the conventional manufacturing process. It becomes possible to manufacture.

또, 특정의 패턴 즉 복수개의 베드부를 형성한 리이드프레임에 복수개의 반도체소자를 탑재하여 시스템규모의 수지밀봉형 반도체장치를 제조하는 쪽이, 회로기판을 이용하는 것보다도 저가로 형성할 수 있으며, 게다가 지지핀의 취출을 실장밀도를 낮추지 않고 실현할 수 있게 된다.In addition, manufacturing a system-scale resin-sealed semiconductor device by mounting a plurality of semiconductor elements in a specific pattern, that is, a lead frame having a plurality of bed portions, can be made at a lower cost than using a circuit board. Withdrawal of the support pin can be realized without reducing the mounting density.

Claims (1)

상대적인 대소관계에 있어서 반도체소자를 탑재하는 복수의 금속제 베드부중 최대의 것(21)을 둘러싸도록 배치되는 리이드(20)와, 이 리이드(20)의 도중에 형성되며 최대의 금속제 베드부(21)보다 직경이 작은 금속제 베드부(23), 금속제 베드부에 탑재하는 반도체소자(25)의 전극과 직경이 작은 리이드간을 연결하는 금속세선(26), 각 부품을 피복하는 밀봉수지층(27), 이 밀봉수지층(27) 밖으로 서로 대향하여 도출되는 리이드단(20)과 최대의 금속제 베드부의 연장부(22) 및, 리이드단(20)의 도출방향을 따라 형성되는 지지핀(24)을 구비한 것을 특징으로 하는 수지밀봉형 반도체장치.The lead 20 arranged so as to surround the largest 21 among the plurality of metal bed portions on which the semiconductor element is mounted in a relatively large and small relationship, and formed in the middle of the lead 20, than the largest metal bed portion 21. A metal bed portion 23 having a small diameter, a fine metal wire 26 connecting the electrodes of the semiconductor element 25 mounted on the metal bed portion with a small diameter lead, a sealing resin layer 27 covering each component, A lead end 20 which is drawn out of the sealing resin layer 27 to face each other, an extension part 22 of the largest metal bed part, and a support pin 24 formed along the direction in which the lead end 20 is led. Resin-sealed semiconductor device, characterized in that.
KR1019910003830A 1991-03-11 1991-03-11 Plastic encapsulated type semiconductor device KR950005454B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910003830A KR950005454B1 (en) 1991-03-11 1991-03-11 Plastic encapsulated type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910003830A KR950005454B1 (en) 1991-03-11 1991-03-11 Plastic encapsulated type semiconductor device

Publications (2)

Publication Number Publication Date
KR920018906A KR920018906A (en) 1992-10-22
KR950005454B1 true KR950005454B1 (en) 1995-05-24

Family

ID=19311951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003830A KR950005454B1 (en) 1991-03-11 1991-03-11 Plastic encapsulated type semiconductor device

Country Status (1)

Country Link
KR (1) KR950005454B1 (en)

Also Published As

Publication number Publication date
KR920018906A (en) 1992-10-22

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
KR100954464B1 (en) Leadframe inductors
US6444905B1 (en) Semiconductor device
KR100327181B1 (en) Package for semiconductor device and fabricating method thereof
US6803645B2 (en) Semiconductor package including flip chip
JP3851845B2 (en) Semiconductor device
KR100292036B1 (en) Method for fabricating semiconductor package and semiconductor package thereof
US5406119A (en) Lead frame
US5393705A (en) Molded semiconductor device using intermediate lead pattern on film carrier formed from lattice pattern commonly available for devices and process of fabrication thereof
JP2765542B2 (en) Resin-sealed semiconductor device
CN102779761B (en) Leadframe and method for packaging semiconductor die
JP2519806B2 (en) Resin-sealed semiconductor device
KR950005454B1 (en) Plastic encapsulated type semiconductor device
JP2000223611A (en) Lead frame for bga
KR940008340B1 (en) Leadframe for semiconductor device
KR100525091B1 (en) semiconductor package
JPH03265148A (en) Semiconductor device and manufacture thereof
JP2912813B2 (en) Electronic components
KR950010866B1 (en) Surface mounting type semiconductor package
KR980012384A (en) Lead frame with different inner lead edge
JP2000323641A (en) Lead frame and manufacture thereof
JP2004200719A (en) Semiconductor device
JPH08264705A (en) Semiconductor device and package structure and packaging method using the same
KR20010009337A (en) Ball grid array package and method for fabricating the same
JPH03245560A (en) Lead frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee