KR950005029A - 디지탈 신호처리 칩 제어장치 - Google Patents

디지탈 신호처리 칩 제어장치 Download PDF

Info

Publication number
KR950005029A
KR950005029A KR1019930013512A KR930013512A KR950005029A KR 950005029 A KR950005029 A KR 950005029A KR 1019930013512 A KR1019930013512 A KR 1019930013512A KR 930013512 A KR930013512 A KR 930013512A KR 950005029 A KR950005029 A KR 950005029A
Authority
KR
South Korea
Prior art keywords
idct
output
control
dsps
signals
Prior art date
Application number
KR1019930013512A
Other languages
English (en)
Other versions
KR960010199B1 (ko
Inventor
강동수
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019930013512A priority Critical patent/KR960010199B1/ko
Priority to CN94115967A priority patent/CN1056028C/zh
Priority to DE1994615229 priority patent/DE69415229T2/de
Priority to US08/276,237 priority patent/US5519648A/en
Priority to JP16519394A priority patent/JPH07114533A/ja
Priority to EP19940111173 priority patent/EP0634726B1/en
Publication of KR950005029A publication Critical patent/KR950005029A/ko
Application granted granted Critical
Publication of KR960010199B1 publication Critical patent/KR960010199B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform

Abstract

본 발명은 일반화된 이산 코사인 변환(DCT) 및 역이산 코사인 변환(IDCT)용 DSP를 고화질 텔레비젼(HDTV) 디코더에 적용하기 위해 상기 DSP칩을 제어하여 거대구획(MB)과 거대구획간에 시간지연 없이 요구하는 픽셜을 출력하기 위한 것으로서, 상기 디코더는 IDCT 제어기(10), 제 1 및 제 2 DICT용 DSP(20)(30)를 포함한다.
상기 IDCT제어기(10)는 지연기(11), 데이타변환기(12), 제 1 및 제 2 분주기(13)(14)를 포함하며, 역양자화기로부터 MB프래그 및 시스템 클럭신호를 입력하여 상기 제 1 및 제 2 IDCT용 DSP(20)(30)가 서로 역동작하여 어떤 지연도 없이 요구되는 출력데이타를 얻도록 제어신호(OE1, OE2, RESET1, RESET2)를 상기 블럭(20)(30)으로 전달한다.
제 1 및 제 2 IDCT용 DSP(20)(30)는 상기 IDCT제어기(10)로부터의 제어신호 및 영약자화기로부터의 신호(DBS1, DBS2, DCTCOEF)를 입력하여 요구되는 시간간격으로 픽셜을 출력하여 움직임 보상부 등으로 전달한다.

Description

디지탈 신호처리 칩 제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 IDCT용 DSP제어장치를 구현하는 HDTV의 디코더를 도시한 개략적인 블럭도, 제 2 도는 제 1 도의 IDCT제어기의 바람직한 실시예를 도시한 상세 블럭도.

Claims (3)

  1. 디지탈 영상신호를 복호화하는 디코더의 제 1 및 제 2 IDCT용 DSP(20)(30)에서 상기 디코더내의 다른 장치들로 역이산 코사인 변환된 화소값을 전송하도록 DCT 및 IDCT용 DSP에 제어신호를 제공하는 집적회로로서, 적어도 4개의 출력단과; 거대구획(MB)과 시스템 클럭신호를 입력하는 적어도 2개의 입력단과; 상기 입력단으로 부터의 상기 MB와 클럭신호를 소정시간동안 지연하는 지연수단(11)과; 상기 지연수단(11)을 통과한 신호를 반전하고, 상기 4개의 출력단으로 제공되는 신호중 제 1 출력이 로직 하이가 되기 이전에 제 3 출력이 로직 로우가 되도록 데이타 변환하는 데이타 변환수단(12)과; 상기 지연수단(11) 및 데이타 변환수단(12)으로부터 출력되는 신호를 각각 2분주하여 상기 4개의 출력신호를 제공하는 제1 및 제 2 분주 수단(13)(14)을 포함하는 역이산 코사인 변환용 디지탈 신호처리칩 제어장치.
  2. 역양자화기로부터 거대 구획(macro block : MB)과 시스템 클럭을 입력하여 요구되는 시간 간격으로 픽셜(Pixel)을 출력하여 움직임 보상부로 전달하는 디지탈 영상 디코더 장치에 있어서, 상기 역양자화기로부터 MB와 시스템 클럭을 입력하여 상기 MB와 MB간의 시간 간격 제어 및 요구되는 시간 간격으로 픽셜들을 출력하여 상기 움직임 보상부로 전달하도록 제어신호를 제공하는 역이산 코사인 변환(IDCT) 제어수단(10)과; 상기 IDCT제어수단(10)으로부터의 제어신호 및 상기 역양자화기로부터의 데이타 블럭 스타트(data block start; DBS)1 및 2, DCT계수를 입력하여 요구되는 시간간격으로 픽셜을 출력하는 제1 및 제 2 IDCT용 DSP수단(20)(30)을 포함하는 디지탈 영상 디코더장치.
  3. 제 1 항에 있어서, 상기 IDCT제어수단(10)은 상기 제1 및 제 2 IDCT용 DSP수단(20)(30)이 서로 역동작하도록 제어신호를 각각 제공하는 것을 특징으로 하는 디지탈 영상 디코더장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930013512A 1993-07-16 1993-07-16 디지탈 신호처리 칩 제어장치 KR960010199B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019930013512A KR960010199B1 (ko) 1993-07-16 1993-07-16 디지탈 신호처리 칩 제어장치
CN94115967A CN1056028C (zh) 1993-07-16 1994-07-15 离散余弦逆变换器
DE1994615229 DE69415229T2 (de) 1993-07-16 1994-07-18 Vorrichtung für die inverse diskrete Cosinustransformation
US08/276,237 US5519648A (en) 1993-07-16 1994-07-18 Inverse discrete cosine transformer
JP16519394A JPH07114533A (ja) 1993-07-16 1994-07-18 逆離散コサイン変換器
EP19940111173 EP0634726B1 (en) 1993-07-16 1994-07-18 Inverse discrete cosine transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013512A KR960010199B1 (ko) 1993-07-16 1993-07-16 디지탈 신호처리 칩 제어장치

Publications (2)

Publication Number Publication Date
KR950005029A true KR950005029A (ko) 1995-02-18
KR960010199B1 KR960010199B1 (ko) 1996-07-26

Family

ID=19359467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013512A KR960010199B1 (ko) 1993-07-16 1993-07-16 디지탈 신호처리 칩 제어장치

Country Status (6)

Country Link
US (1) US5519648A (ko)
EP (1) EP0634726B1 (ko)
JP (1) JPH07114533A (ko)
KR (1) KR960010199B1 (ko)
CN (1) CN1056028C (ko)
DE (1) DE69415229T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3339726A1 (de) * 1983-11-03 1985-05-23 Huppert, Reinhold, 3560 Biedenkopf Kolbenmotor
JP4035789B2 (ja) * 1994-10-13 2008-01-23 富士通株式会社 逆離散コサイン変換装置
US6507898B1 (en) * 1997-04-30 2003-01-14 Canon Kabushiki Kaisha Reconfigurable data cache controller
US6259456B1 (en) 1997-04-30 2001-07-10 Canon Kabushiki Kaisha Data normalization techniques
US8416857B2 (en) * 2007-03-29 2013-04-09 James Au Parallel or pipelined macroblock processing
US8798383B1 (en) * 2011-03-28 2014-08-05 UtopiaCompression Corp. Method of adaptive structure-driven compression for image transmission over ultra-low bandwidth data links
US20130021350A1 (en) * 2011-07-19 2013-01-24 Advanced Micro Devices, Inc. Apparatus and method for decoding using coefficient compression

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202847A (en) * 1990-07-31 1993-04-13 Inmos Limited Digital signal processing
US5349549A (en) * 1991-09-30 1994-09-20 Sony Corporation Forward transform processing apparatus and inverse processing apparatus for modified discrete cosine transforms, and method of performing spectral and temporal analyses including simplified forward and inverse orthogonal transform processing
JP2950682B2 (ja) * 1992-08-04 1999-09-20 シャープ株式会社 逆離散余弦変換演算装置
US5345408A (en) * 1993-04-19 1994-09-06 Gi Corporation Inverse discrete cosine transform processor

Also Published As

Publication number Publication date
JPH07114533A (ja) 1995-05-02
EP0634726B1 (en) 1998-12-16
DE69415229T2 (de) 1999-07-08
KR960010199B1 (ko) 1996-07-26
CN1110859A (zh) 1995-10-25
EP0634726A3 (en) 1995-09-06
US5519648A (en) 1996-05-21
CN1056028C (zh) 2000-08-30
EP0634726A2 (en) 1995-01-18
DE69415229D1 (de) 1999-01-28

Similar Documents

Publication Publication Date Title
US5557538A (en) MPEG decoder
US6192073B1 (en) Methods and apparatus for processing video data
KR930022889A (ko) 화상 부호화/복호화 장치
KR100666880B1 (ko) 듀얼 비디오 디코딩 시스템 및 방법
KR970063947A (ko) 스케일러블 mpeg2 컴플라이언트 비디오 인코더
KR970049394A (ko) 비디오 윈도우 제어 장치 및 그 방법
KR920020951A (ko) 영상신호 처리장치
US5610849A (en) Real time two-dimensional discrete cosine transform/inverse discrete cosine transform circuit
CA2185800A1 (en) Pipeline processing of still images adapted for real time execution of digital video effects
KR950005029A (ko) 디지탈 신호처리 칩 제어장치
KR950007500A (ko) 움직임 벡터를 이용한 순차주사식 영상포맷변환장치
EP1329849A3 (en) Image processing system
EP0264966A3 (en) Interpolator for television special effects system
US4713828A (en) Data reduction circuit
KR930701899A (ko) 영상데이타의 변환공정 및 장치
Katayama et al. A block processing unit in a single-chip MPEG-2 video encoder LSI
US7903895B2 (en) Data transformation device for image processing
KR0134320B1 (ko) 움직임 보상에서의 버퍼링 장치
JPS54134515A (en) Television standard-system converter
Kim et al. PC sound and video compression boards for information infrastructure
JPH03283932A (ja) フレーム位相変換方式
KR940017189A (ko) 피포(fifo) 기능을 수행하는 레지스터 회로
KR920001981A (ko) 뮤즈 디코더의 정지화면 계통 처리회로
KR100208480B1 (ko) 동영상 압축기의 복호화장치
KR920014324A (ko) 데이타 입출력 분배 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee