KR950003968B1 - 스위치의 착오보정방법과 착오보정수단이 마련된 타임스위치 - Google Patents

스위치의 착오보정방법과 착오보정수단이 마련된 타임스위치 Download PDF

Info

Publication number
KR950003968B1
KR950003968B1 KR1019890701549A KR890701549A KR950003968B1 KR 950003968 B1 KR950003968 B1 KR 950003968B1 KR 1019890701549 A KR1019890701549 A KR 1019890701549A KR 890701549 A KR890701549 A KR 890701549A KR 950003968 B1 KR950003968 B1 KR 950003968B1
Authority
KR
South Korea
Prior art keywords
plane
switch
bit
storage means
information
Prior art date
Application number
KR1019890701549A
Other languages
English (en)
Other versions
KR900701141A (ko
Inventor
궤스타 로스 스타레
Original Assignee
테레포오 낙티이에보 라겟트 엘 엠 엘리크썬
렌나르트 그라베,토오마스 란달
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테레포오 낙티이에보 라겟트 엘 엠 엘리크썬, 렌나르트 그라베,토오마스 란달 filed Critical 테레포오 낙티이에보 라겟트 엘 엠 엘리크썬
Publication of KR900701141A publication Critical patent/KR900701141A/ko
Application granted granted Critical
Publication of KR950003968B1 publication Critical patent/KR950003968B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H04Q1/22Automatic arrangements
    • H04Q1/24Automatic arrangements for connection devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Structure Of Telephone Exchanges (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
스위치의 착오보정방법과 착오보정수단이 마련된 타임스위치
[도면의 간단한 설명]
도면은 본 발명에 따라 제작된 스위치에서 3개 평면에서의 장비를 예시한다.
[발명의 상세한 설명]
(기술적 분야)
본 발명은 타임다중 전기통신장치에 사용되는 스위치에 관한 것으로서, 3개 평면에 배열된 기능적인 대응장비를 가진 스위치이다. 또한, 본 발명은 그러한 스위치에서의 착오보정방법에 관한 것이다. 더욱 상세하게는 본 발명은 정보에 대응하는 스위치와, 3개 핑면 전체로부터의 장비가 l개 평면에서의 정보 착오를 보정하는데 실용화되게 하는 방법에 관한 것이다.
(기술적 배경)
일본특허 Vo1 9, No 123(E-2l7)호 요약서는 일본특허출원 제60-10996호의 "시분할 하이웨이 교환장치"에 관한 것으로서, 그 요약서에는 도면과 다음과 같은 정보로 구성되어 있다.
상기 요약서에는 기수의 채널기억장치와 이 기억장치를 각기 마련하여, 채널기억장치에서 소망하는 출력을 추출하여, 다수결정처리기의 출력을 분리하여 실용화하도록 마련된 다수결정처리기의 수단에 의하여 기억장치의 출력의 다수결정을 추출하는 것을 목적으로 한다.
이 목적을 해결하기 위한 구성에 있어 송신된 시분할 정보는 애드리스로서 전송하이웨이번호와 타임슬롯번호를 사용하여 연속적으로 기억된다. 기억장치에는 연결제어정보에 의거한 하이웨이번호와 타임슬롯번호를 사용하여, 입력하이웨이(2)의 각 하이웨이번호와 타임슬롯번호들이 기억되어 있다.
기억장치(3a)내에 기억된 데이터는 다수결정처리장치(8)에 전압이 가해져서 다수결정이 이루어지게 되며, 그의 출력은 채널기억장치의 애드리스 버스에 전압을 가해지게 된다. 그리하여, 채널기억장치(la-1c)내에 기억된 시분할정보가 판독된다.
그 시분할정보는 다수결정처리장치(7)에 전압이 가해져서 다수결정이 이루어지고, 결국 출력하이웨이(5)에 출력되게 된다. 영국특허 제1570113호에는 착오가 생겼을때 필요한 출력을 하게 되어 있는 다수결정 전압기술로서 배수이론장치를 이용한 전자장치에 관한 것이다.
그 특허의 제1도는 축적과 출력타임스위치를 제어하는데 연결된 설비가 3중이고, 다수결정장치를 지닌 TST(Time-Space-Time) 스위치의 부분을 예시하고 있다.
미국특허 제3,538,498호는 3개의 전송통로를 경유하여, 정보를 전달하러고 하는 3중 설비를 개시한다. 각 전송통로는 다중송신장치, 버스 및 디멀티플렉서를 포함한다. 전달된 정보중의 오류를 검지하고 정정하는것을 목적으로, 수신기쪽에 상이한 전송통로를 개재하여 전달되어 있는 정보 사이에서 다수선택하게 되어있다. 또한, 미국특허 제3,538,498흐에는 비트 대 비트 비교를 3개의 버스상의 2진 정보 사이에서 비트 대비트 다수선택을 하는 2진수 선택수단을 개시하고 있다.
정보의 처러나 전송을 집중적으로 조작하는 다수의 과잉채널을 포함하는 하나의 장치가 미국특허 제4,497,059호에서 공지되어 있다. 각 채널은 전산처리장치인 상이한 채널로부터 빼낸 정보 사이에서 선택하는선택수단과, 부여된 계수에 따라, 채널내에서의 상이한 선택된 정보중에서 선택하는 계수선택수단을 포함한다.
(발명의 설명)
본 발명자가 알고 있는 바에 의하면, 종전의 연곁정보의 3중 제어기억장치나, 음성 또는 데이터의 3중 스위치기억장치로서의 스위치들은 제어기억장치중의 연결정보내에서의 일시적 착오에 대해서는 자제회생 또는자체보정을 하지 못하였다.
따라서, 하나의 스위치기억장치에 전송한 하나의 판독 애드리스내의 착오는 전화통화나 데이터통신중의연결코오스 중에서 매번 통신타임슬롯내에서 연속적으로 재생할 수 있다. 또한, 종전의 3중 제어기억장치나, 3중 스위치기억장치로서의 스위치들은 제어기억장치로부터 스위치기억장치까지 정보를 전송하는 3중 다수결정장치들을 구비치 않았다.
그리하여, 그 스위치들은 정보를 전송하는 하나의 다수결정장치내의 착오에 대하여 민감하게 되어 있다. 비트 대 비트 비교나, 비트 대 비트 다수선택을 근거로 한 다수결정장치가 직렬데이터로 알 수 있게 공지되었다 하더라도, 비트 대 비트 비교나 정브의 비트 대 비트 다수선택이 기록되고, 병행하여 제어기억장치가판독하는 것은 공지되어 있지 않다. 또한, 단어마다 비교나 다수결정이 처리장치에 의하여 특별히 정보 전송을 늦추는 경향이 있으므로 스위치내에서의 다수결정이 최대허용지연에 따르기 어렵다. 따라서, 본 발명의 목적은 상기한 결점을 갖지 않은 감사와 필요요건을 갖춘 스위치와 방법을 제공하려는 것이다.
본 발명의 다른 목적은 상이한 평면으로부터의 정보의 감시와 선택이 선택수행에 있어서 비교적 단순하고 저렴한 장비로서 신속하고 간단하게 효과를 낼 수 있는 타임다중연결용 스위치와 방법을 제공하려는 것이다.
본 발명의 또다른 목적은 타임다중 전기통신장치에서, 하나 이상의 평면을 포함하는 스위치와, 스위치의 하나의 평면내의 착오없는(error-free) 정보와 장치가 비교적 간단하고, 비교적 고도로 확장된 스위치의 다른평면내의 대응 착오있는 정보와, 결함이 있는 장치를 대체할 수 있는 빙을 제공하려는 것이다.
본 발명의 더욱 다른 목적은 타임다중연결을 포함하는 타임전기통신장치에서, 제어기억 수단내에서 수행된 연결에 관한 정보의 일시적인 착오에 대하여 자체 회생되케 하는 스위치와 방법을 제공하려는 것이다.
본 발명의 아직 또다른 목적은 하나 이상의 평면에서 동기로 조작되는 수단을 포함하는 스위치와, 다수비교와 선택이 3개의 상이한 평면에서의 대응 데이터와 대응 연결정보 사이에서 생길수 있게 하는 방법 및 전체적으로 그 스위치는 단일 평면이 아니고 완전 착오없는 조작을 할때, 부여된 여건에서도 착오없는 조작을할 수 있는 스위치를 제공하려는 것이다.
본 발명에 따른 스위치와 방법의 특성은 다음의 청구범위에서 분명해전다.
간단히 말해서, 본 반명에 따른 방법과 스위치 장치는 3개 통기로의 작동평면의 존재와 비교, 다수선택 및 비트 대 비트라든가 3개 평면으로부터 유도되는 대응정보에 의거하였다고 말할 수 있다. 스위치를 통하여 상이한 평면대의 연결에 전송되는 대응대이터나 상이한 평면내에서 수행된 연결에 관한 대응 제어정보는 둘다 비교와 각 평면내에서 비트 대 비트로 다수선택이 가능한 것이다. 다수선택 제어정보는 각 평면에 되돌아온다.
본 발명 스위치의 방법은 여러가지 유익한 것을 할 수 있는데, 비교적 간단하고 값비싼 장비의 도움으로 비트 대 비트의 비고와 다수선택은 비고적 신속하고 유익하게 수행할 수 있다. 단지 하나의 비교와 하나의다수 넌택 요건은 부여된 비트의 선택에서 각 평면으로부러 3개의 통신 비트 사이에 이루어진다. 동일 단어내에서와 3개의 평면내에서의 잔류비트는 이러한 비교나 다수선댁에는 벋의미가 없다 괘리티(parity)나,어떠한 착오감시 결과요건도 모든 단어에 기초하여 졀정할 필요가 있다.
기정의 데이터 연결상에 전송된 데이터는 신속, 간단하게 비고될 수 있고, 기억되기에 암서 다수선택되어, 결국 스위치기억수단으로부터 판독되게 된다. 상이한 평면의 제어기억수단으로부터 도날되는 제어정보를 비교하여, 각 평면에서의 스의치기억수단에 유도되기전에 신슥 간단하게 다수선택될 수 있다.
선택된 제어정보는 모든 평면내에서 제어기억수단으로 제기륵될 수 있으며, 그러하여 그 스위치는 하나의평면내에서 제어기억수단내의 제어정보중 일시적 착오밭생이 스스로 회생하게 된다
요약해서 말하자면, 본 발명에 따라 발명된 스위치와 방법은 3개 평면의 하나에 흘로 발생하는 데이터와제어정보에서의 착오가 모든 형태의 비트로 탐지 가능한 것이다 하나의 평면에 한때 흘로 발생한 검지된착오는 분리되어서 자동적으로 보정될 수 있다. 기타 유리한 점들은 다음의 적절한 실시예를 검토하여 실질적으로 본 기술에 의하여 그들 기술사항이 명백하게 된다.
(본 발명을 시행하는데 최선의 방식)
도면은 PLA, PLB 그리고 PLC로 각각 포시한 3개 평면을 포항하는 스위치를 예시하였다.
스위치평면 PLA는 판독, 기록수단(TA)과 연합된 스위치기억수단(SSA), 판독·기록수단(TA)과 연합된 제어기억수단(CSA), 제1정보선택추단(MDlA), 제2정보선택수단(MD2A), 제 3 정보선택수단(MD3A), 제4정보선택수단(MD4A), 재기록수단(RWA), 타임다중연결에 전송된 2진 데이터에 대한 입력(INlA), 타임다중연결상의 2진 데이터에 대한 출력(OlJTA) 및 2진 제어정보에 대한 입력(IN2A)을 포함한다.
그 평면(PLB)과 (PLC)는 평면(PLA)내에 포함된 그것들과 대응하는 입·출력인 수단들을 포함하고, 그수단들은 평면(PLA)내에서 대응수단들과 동시에 일어나고, 각 평면(PLB)와 (PLC)속에 포함되어 있다.
각 정보선택수단은 3개의 2진 정보입력과, 하나의 선택된 2진 정보출력을 가지며, 각 정보선택수단은 그임력 1,2 및 3에 존재하는 2진 징보의 상흐비고를 수행하도록 제작되어 있으며, 적어도 2개의 2진 임력상의정보로서 동임 2진값을 갖는 2진 정보를 그 출력상에 발생한다.
다른 방법으로 표현하면, 정보선택수단인 이러한 수단들은 입력 정보 사이에서 다수선택되는 것이다. 그정보선택수단들이 비트 대 비트의 입력정보를 비교하고, 비트 대 비트의 결정에 도달케 한다.
단지, 3개의 임력정보의 대응비트만이 이러한 비교와 선택을 할때, 그 중요성을 가지며, 예를들어 입력(1)에 공급된 정보가 10001011이고, 입력(2)에 공급된 정보가 01101100이고, 입력(3)에 공급된 정보가11010100이라면, 출력(4)에 공급된 정보는 11001100이 된다. 그리하여, 출력(4)에 선택된 정보는 임력들의 하나의 정보와 완전 일치필 필요는 없다.
각 평면의 제1겅보선택수단의 제1입력(1)은 그 평면(PLA)내의 제어기억수단(CSA)으로부터 이끌어내는 제어정보를 수신하도록 연결되어 있다.
각 평면의 제1정보선택수단의 제2입력(2)은 그 평면(PLB)내의 제어기억수단(CSB)그로부터 이끌어내는 제어정보를 수신하도록 연결되어 있으며, 각 평면의 제1정보선택수단의 제3입력(3)은 그 평면(PLC)내의 제어기억수단(CSC)으로부터 이끌어내는 제어정보를 수신하도.록 연결되어 있다.
각 평면의 제2정보선택수만의 제1입력(1)은 그 평면(PLA)내의 입력(INlA)으로부터 네이터를 수신하도록 연결되어 있고, 각 평면내의 제2정보선댁수단의 제2입력(2)은 그 평면(Pl.B)내의 입력(INlB)으로부터 데이터를 수신하게 연결되어 있으며, 각 평면의 제2정브선택수단들의 제3입력(3)은 그 평면(PLC)내의 입력(INlC)으로부터 데이터를 수신하도록 연결되어 있다.
각 평면의 제3정보선택수단의 제1입력(1)은, 제어정보를 위한 평면(PLA)의 입력(IN2A)으로부터 제어정보를 수신하도록 연결되어 있으며, 각 평면의 제3정보선택수단의 제2입력(2)은 그 평면(PLB)의 제어정보입력(IN2B)으로부터 제어정보를 수신하도록 연졀되어 있고, 각 평면의 제3정보선택수만의 제3입력(3)은 그 핑면(PLC)의 제어정보입력(IN2C)으로부터 제이정를 수신하도록 연결되어 있다.
각 평면의 제4정보선택수만의 제1입력(1)은 고 평면(PLA)내의 스위치기어수단(SSA)으로부터 데이터를 수신하도록 연결되어 있고, 각 평면의 제4정보선택수만의 제2입력(2)은 그 평면(PLB)내의 스위치기억수단(SSB)으로부터 데이터를 수신하도륵 연결되어 있으며, 각 평면의 제4정보선택수단의 제3입력(3)은 그 평면(PLC)내의 스위치기억수만(SSC)으로부터 데이터를 수신하도륵 연결되어 있다.
착오가 없는 기능인 경우에 있어서, 평면(PLA)은 평면(PLB)의 입력(INlB)과 평면(PLC)의 입력(INlC)에 동시에 수신된 데이더와 일치하는 네이터를 그의 입력(IN1A)에 수신하게 뇐다.
더우기, 작오가 없는 기능인 경우에 평면(PLA)의 입력(IN2A)은, 동시에 평면(PLB)의 입력(IN2B)내에牛신된 제어정보와 일치하는 제어정보를 수신하며, 또한 동시에 평면(PLC)의 입력(IN2C)에 수신왼 제어정보와 일치한다.
정보선택수단이나 재기록수만을 제의하고는 하나의 평면에서의 스위치기억수만이나, 제어기억수단들은 종전의타임스위치에서의연합수만들을가진언어기억수단이나, 제어기억수단으로서, 실질적으로동일방법인개별적이거나, 종합적인 기능이라고 말할 수 있다.
타임슬롯상에 분배된 스위치기억수단에 들어가는 데이터는 스위치 저류수단의 콴독과 기록수단(TA),(TB) 및 (TC)으로부터 이끌어내는 기록애드리스에 의하여 결정된 기억수단 위치내의 스위치 기억수단안에 기억되게 된다. 그 스위치기억수단안에 기억된 네이터는 스위치기억수단의 잔독과 기록수만들로부터 판독 애드리스에 의하여 결정된 타잉슬롯상에 판독되고, 분배되게 된다.
연결에 관한 연결제어정브-는 판독과 기록수단으로부터 제어기억수단들에 이르기까지 기록애드리스에 의하여 결정뇐 기억위치내의 제어기억수단안에 기억되게 된다. 제어기억수단내에 기억된 연결제어정보는 판독과기록수단으로부터, 게어기억수단속에 기톡된 판독애드리스에 의하여 졀정된 기억위치에서 판독되게 된다.
제어기억수단으로부터의 연결제어 정보는 스위치기억수단의 판독과 기록수단으로 보내지게 되고, 거기서타임슬롯상의 스위치기억수단으로부터, 데이터의 판독하기와 분배가 제어기억수단내에 기억된 연결제어정보에 의하여 졀정되는 것이다.
하나의 평면내의 스위치기억수단의 판독과 기록수단을 통과한 제어정보는 동일 평면내의 제1정보선택수단에 의하여 선택된다. 그 정보선택수단이 다수선택하기 때문에, 판독과 기록수단이서 선택되고 통과된 제어정보는 하나의 평면에서의 제어기억수단으로부터의 제어정보가 비록 착오가 었다 할지라드 각 평면내에서정정되게 되는 것이다.
또한, 선택된 제어정보가 새기록수단을 지나서 제어기억에 재기록되게 듸며, 그 연결이 븐리되는 일이 없도록 마련되어 있다. 하나의 단일평면의 제어기억수단내의 기억된 제어정보내의 일시적 착오가 제어기억상치에서 사전에 판독된 착오가 있는 제어정보의 위치에 재기록 선택된 제어정보이기 때문에 진행연결하기 위하여 자동적으로 정정된다.
하나의 평면내의 스위치 기억수단내에 기억되게 된 네이더는 동일 평면내의 제2정보선택수단에 의하여선택된다. 그 정보선택수단이 다수선택을 하기 때문에 스위치기억수단을 통과한 선댁네이터는 상기한 평면만의 네이터 입력에 수신된 데이터에 비록 착오가 있다 할지라도, 각 평면내에서 정정되게 되어 있다.
스위치를 통하여 타임다중연결을 연결하고 분리할 때, 제어기억수단내의 제어정보는 연결이나 분리되거나 따라, 이들 기억위치내에서 변경되어야 한다. 그리하여, 연결이던 분리일 때 제1정보선택수단에 의하여 선택된 제어정보는 제어기억수단으로 재기록되어서는 안된다 새로운 정보가 대신에 제어기억수단내의 통신기억위치내에 기억되어야 하는 것이다.
하나의 핑면의 제어기억수단내에 기억되게 되는 새로운 제어정보가 동일평면내의 제3정보선택수단에 의하여 선택되고, 그 정보선택수단이 다수선택을 하기 때문에, 정확한 제어정보는 비륵 하나의 개개평면만의제어정보 입력상에 수신된 제어정보가 착오가 있다할지라도, 각 평면에서 선택된다.
하나의 평면의 네이터 출력상에 생성되게 되는 데이터는 동일 평면내의 제4정보선택수단에 의하여 선택된다 그 정보선택수단이 다수선택을 하기 때문에 정학한 데이터는 비륵 단일평면의 스위치기억수단으로부터의 데이터가 착.므가 었다할지라도 각 평면의 데이터 출력상에서 선택되게 된다.
요약해서 말하여, 하나의 평면에서의 착오가 있는 데이터나 제어정보나 잘못된 수단을 나머지 2개의 평면에서의 대응 착오가 없는 데이터나 제어정보 또는 대응 착오가 없는 수단으로 기능적으로 바꾸어 놓음으로서 3개 평면의 정보선택수단을 가능케한다고 말할 수 있기 때문에, 착오가 없는 데이터가 모든 3개 평면에서 얻을 수 있게 되는 것이다.
다른 한편으로, 적어도 2개 평면에서 동시에 그리고 대응하는 착오가 있는 경우에 그 착오가 있는 네이디는 모든 3개 평면에서 얻어지게 된다 정보선댁수단과 결합되는 세개의 평면과 제어기억수단의 동일위치에서의 선택된 제어정보의 재기록완 그 새서정보내의 임시적 착오가 발생하여 스스로 회댕능력의 일겅한 정도를 스위치에 알리게 된다.
제1도에 따른 4개의 정보선택수단을 사용하여서, 비륵 착오가 없는 평면이 전혀 없을지라도, 모든 3개평면의 데이터 출력상에 정정 데이터를 얻는 경우가 가능한 것이다.
예를 들어서, 제어기억수단(CSA)과 스위치기억수단(SSB)이 평면의 어느 데이터출력에 발생하는 데이터내에서 착오없는 그 출력위에 착오가 없는 데이터 및/또는 제어정보를 수신하는 평면(PLC)에 동시에 갹각 있을수가 있다. 정보선택수단의 3배, 특히 제1정보선택수단이 정섶「선택수단들내에서 착오에 덜 민강한스위치를 만든다. 그 3중화된 제2,제4정보선택수단이 다중 스위치구조에 있어서 하나의 스위치에서 다른스위치로 착오가 크게 확산되는 것을 방지하며, 즉, 타이스페이스 또는 타임스페이스 타임스위치이며, 이것이 보전이나 착오국부중학를 조장하는 것이다.
본 발명은 도면에 예시된 실시예에 제한을 받지 않으며, 예를 들어 각 평면안에 제4의 정보선택수단들을 마련할 필요가 없고, 스위치 평면으로부터의 데이더를 수신하는 타임다중 전기통신장치의 다른 종류가 적절하게 그 평면으로부터 수신한 대응데이터 사이를 선택하는 수단들을 포함하게 된다.
또한, 그 데이터에 연결된 각 평면내의 제2,제3정보선택의 약간을 생략하는 생각을 하게 하며, 그 평면의 제어정보입력을 생략하는 생각을 하게 되는데, 특히 스위치안 평면을 통과한 제어정보, 및 또는 데이터내의 착오의 사소한 위험성이 있는 경우에 그런 생각을 하게 된다.
데이터를 보내는 타임다중 전기통신장치의 다른 부분 또는 스위치의 평면에 대한 제어정보는 적절하게도 제어정보 관리라던가 점검수단들을 포함하게 되어 있다. 패리티(parity)라든가 착오관리결과정보는 스위치의 각 평면에 정보선택수단들내에서 만들어지는 선택에 실용화되지 않는다 할지라도, 본 발명에 따른 스위치나 방법은 공급된 데이터나 라인정보 패리티 비트나 착오관리결과 정보를 포함한다면, 그러한 경우에 사용필 수 있는 것이라고 이해될 것이다.
더욱이 예시된 실시예의 3개 평면의 장비가 체인라인에 의하여 한계가 정해진 3개 평면에 분산되어 있지만, 물론 스위치내에서 3개의 상호 분산된 평면내에 물리적으로 위치하도록 되어야 할 장치로서의 절대적인 필요성은 없는 것이다.
왜냐하면, 실질적인 이유로서, 어떤 예에서 상이한 평면으로부터 일정한 장비를 물리적으로 상호 국부집중화하는 예를 들어서 집적회로에서 하나와 그리고 동일캡슬내에 상기한 장비를 상호 국부집중화하는 경우에 유리하게 된다.
상기에 예시되고, 설명된 수단들에 추가하여, 본 발명에 따라 제작된 스위치는 물론, 또한 종전의 종류인수단들도 포함하는네, 즉 일련의 전류공급수단이라던가 시계나 집중맥동의 도움을 갖는 스위치 평면내에서의 상호집중통신수단들에 대한 타임집중수단들을 포함하는 것이다.
그 예시된 타임스위치는 타임다중 전기통신 연결의 연결중심부의 일부를 힝성하고, 그 연결중심부는 다수의 유사한 스위치나 기타 스위치들을 포함하기 때문에, 예를 들어 TS 구조라든가, TST 구조가 그 연결중심부 스위치에 의하여 얻어지게 된다.

Claims (8)

  1. 각 평면(PLA, PLB, PLC)에 대한 위치는 스위치 기억수단들(SSA, SSB, SSC), 제어기억수단들(CSA, CSB, CSC) 및 제1정보선택수단들(MDlA, MDlB, MDlC)을 포함하며, 다수의 입력데이터 타임슬롯상에 분산된 입력데이터가 스위치 기억수단내에 제어정보가 송신되어 기억되어 있고, 한개의 평면 이상의 보정기억수만으로부터 대응하는 보정정보 사이에서의 선택을 수신하게 연결되어 있으며, 제어기억수단들내에 기억되게 되어 있어서, 데이터는 스위치기억수단으로부더 판독되어지며, 제1정보선택 스위치수단을 지나서 제어기억수단으로부터 스위치기억수단에 보내진 제어정보에 따라, 다수의 출력데이터 타임슬롯상에 분산되게되어 있고, 상기한 제어정보는 3개 평면내에 있는 제어기억수단들에서의 대응기억제어정보를 판독하므로서얻어지게 되어 있으며, 상이한 평면으로부터 읽혀진 대응제어정보 사이에서 선택에 의하여 얻어지게 되는 3개 평면에서 동기로 작동하는 수단을 지니고 타임다중 전기통신장치에 사용되는 스위치의 착오보정방법에있어서, 하나의 평면에서의 스위치기억수단들(SSA, SSB, SSC)에 보내진 제어정보가 비트 대 비트를 비교하고,3개 평면에서의 제어기억수단들(CSA ,CSB ,CSC)에서 끌어내어 대응제어정보 사이의 비트 대 비트를다수 선택함으로서 얻어지게 되어 있으며, 상기한 제어기억수단들에는 3개 평면(PLA, PLB, PLC)내의 제어기억수단들에서 끌어내어 대응제어정보 사이에서 비트 대 비트 다수선택이나, 비트 대 비트 비교에 의하여얻어지게 되어 있는 제어정보를 재기록하는 것을 특징으로 하는 스위치의 착오보정방법.
  2. 제1항에 있어서, 상기한 수단들내에 기억하기 위한 하나의 평면의 스위치기억수단들에 공급된 데이터가 비트 대 비트 비교나,3개의 상이한 평면(PLA, PLB, PLC)으로부터 유도되는 대응데이터 사이의 비트 대 비트 다수선택에 의하여 얻어지게 되는 것을 특징으로 하는 스위치의 착오보정방볍.
  3. 제1항또는 제2항에 있어서, 상기한 수단들내에 기억하기 위한 하나의 평면내의 제어기억수단에 보내진 제어정보가 비트 대 비트 비교나 3개의 상이한 평면(PLA, PLB, PLC)으로부터 유도하여 대응제어정보사이에서 비트 대 비트 다수선택에 의하여 얻어지게 되는 것을 특징으로 하는 스위치의 착오보정방법.
  4. 제1항 또는 제2항에 있어서, 하나의 평면내의 출력데이터 타임승롯상에 분산된 데이터가 비트 대 비트 비교나 3개의 상이한 평면(PI-A,PLB,PLC)으로부터 판독된 대응데이터 사이에서 비트 대 비트 다수선택에 의하여 얻어지게 되는 것을 특징으로 하는 스위치의 착오보정방법.
  5. 각 평면스위치 기억수단들(SSA, SSB, SSC)을 포함하고, 다수의 입력데이터 타임슬롯상에 분산된 입력데이터를 기억하고, 더우기 각 평면제어 기억수단들(CSA, CSB, CSC)을 포함하게 되어, 스위치를 통하여 접속하고 있는 디지탈 제어정보를 기억하고 하나의 평면의 상기한 제어기억수단들의 출력은 상기한 평면에대하여, 제1정보선택수단들(MDlA, MDlB, MDlC)을 경유하여, 상기 평면의 스위치기억수단들에 연결되어있으며, 하나의 평면에 대한 제1정보선택수단들은 하나의 평면 이상에 대한 제어기억수단들로부터의 대응제어정보 사이에서 수신과 선택을 하게 연결되어 있고, 하나의 평면의 상기한 스위치기억수단들은 상기한평면에 대한 선택된 제어정보와는 독립적으로 판독된 기억데이터에 연결되고, 배열되게 되어 있기 때문에, 판독된 데이터가 완수된 연결에 따라 다수의 출력데이터 타임슬롯상에 분산되게 되는 3개 평면에서 동기(同期) 작동하는 수단들을 지니고, 타임다중 전기통신장치에서 사용되게 되는 타임스위치에 있어서, 각 평면에대한 타임스위치는 제어기억수단들(CSA, CSB, CSC)에 연결된 재기록수단들(R`VA,RWB,RWC)을 포함하고, 그 평면의 제1정보선택수단들(MDlA, MDlB, NIDlC)은 상기한 평면의 제어기억수단들로 가는 상기찬평면에 대하여 재기록선택 제어정보를 위한 것이고, 하나의 평면에 대한 제1정보선택수단들(MDlA, MDlB, MDlC)내에는 비트 대 비트 비교나 3개 평면(PLA, PLB, PLC)의 제어기억수단들에서 유도하는 대응제어정보 사이에서 비트 내 비트 다수선택 효력을 내게 제작되어 있는 것을 특징으로 하는 타임스위치.
  6. 제5항에 있어서, 스위치의 각 평면이 3개의 상이한 평면에 대한 입력타임 다중데이타를 수신되게 연결된 제2의 정보선택수단(MD2A, MD2B, MD2C)을 포함하고, 하나의 평면의 이들 제2의 정보선택수단들이 비트 대 비트 비교와 3개 평면의 입력타임 다중데이터 사이에서 비트 다수선택을 위하여 제작되어 있으며, 하나의 평면의 그 제2정보선택수단들이 그 안에 기억되기 위하여 스위치기억수단들에 선택된 입력타임다중데이더를 통과시키게 하는 상기한 평면의 스위치기억수단들에 연결되어 있는 것을 특징으로 하는 타임스위치.
  7. 제6항에 있어서, 그 스위치의 각 평면이 3개의 상이한 평면(PLA, PLB, PLC)의 제어정보를 수신되게 연결된 제3의 정보선택수단들(MD3A, MD3B, MD3C)을 포함하고, 하나의 평면의 제3정보선택수단들은 비트 대 비트 비교와 3개의 평면의 대응제어정보 사이에서 비트 대 비트 다수선택 효과를 내게 제작되어 있으며, 하나의 평면의 제3정보 선택수단들이 상기한 평면내에 기제되게 되는 제어기억수단들을 위하여 선택된제어정보를 통과하는 것 같아, 상기한 평면에 대하여 제어기억수단들에 연결되어 있는 것을 특징으로 하는타임스위치.
  8. 제7항에 있어서, 스위치의 각 평면이 3개 평면(PLA, PLB, PLC)의 스위치기억수단들로부터 판독된데이터를 수신하게 연결된 제4의 정보선택수단들(MD4A, NID4B, MD4C)을 포함하고, 하나의 평면에 제4의 정보선택수단들이 비트 대 비트나 3개 평면으로부터 판독된 대응데이터 사이에서 비트 대 비트 다수선택효력을 내게 제작되어 있으며, 상기한 평면의 출력데이타 타임슬롯상의 선택된 데이터를 분산하게 제작되어있는 것을 특징으로 하는 타임스위치.
KR1019890701549A 1987-12-18 1988-11-23 스위치의 착오보정방법과 착오보정수단이 마련된 타임스위치 KR950003968B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE8705065A SE459625B (sv) 1987-12-18 1987-12-18 Foerfarande foer oevervakning i en tidsvaeljare samt tidsvaeljare med oevervakningsorgan
SE8705065-4 1987-12-18
PCT/SE1988/000637 WO1989006084A1 (en) 1987-12-18 1988-11-23 An error correction method in a switch and a switch provided with error correction means

Publications (2)

Publication Number Publication Date
KR900701141A KR900701141A (ko) 1990-08-17
KR950003968B1 true KR950003968B1 (ko) 1995-04-21

Family

ID=20370647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890701549A KR950003968B1 (ko) 1987-12-18 1988-11-23 스위치의 착오보정방법과 착오보정수단이 마련된 타임스위치

Country Status (18)

Country Link
EP (1) EP0321426B1 (ko)
JP (1) JPH02502599A (ko)
KR (1) KR950003968B1 (ko)
CN (1) CN1015769B (ko)
AR (1) AR242328A1 (ko)
BR (1) BR8807365A (ko)
CA (1) CA1339518C (ko)
DE (1) DE3875599T2 (ko)
EG (1) EG18625A (ko)
ES (1) ES2035369T3 (ko)
FI (1) FI96159C (ko)
GR (1) GR3006195T3 (ko)
IE (1) IE62948B1 (ko)
MX (1) MX170241B (ko)
MY (1) MY103644A (ko)
NO (1) NO173850C (ko)
SE (1) SE459625B (ko)
WO (1) WO1989006084A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE466475B (sv) * 1990-07-10 1992-02-17 Ericsson Telefon Ab L M Saett och anordning foer oevervakning och testning vid en flerplansenhet i en digital tidsvaeljare
DE4132552C1 (ko) * 1991-09-30 1992-11-12 Siemens Ag, 8000 Muenchen, De
US6088329A (en) * 1997-12-11 2000-07-11 Telefonaktiebolaget Lm Ericsson Fault tolerant subrate switching

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538498A (en) * 1968-09-10 1970-11-03 United Aircraft Corp Majority data selecting and fault indicating
ZA781245B (en) * 1977-03-29 1979-02-28 Standard Telephones Cables Ltd Improvements in or relating to telecommunication switching systems
US4497059A (en) * 1982-04-28 1985-01-29 The Charles Stark Draper Laboratory, Inc. Multi-channel redundant processing systems
JPS6010996A (ja) * 1983-06-30 1985-01-21 Matsushita Electric Ind Co Ltd 時分割ハイウエイスイツチ装置

Also Published As

Publication number Publication date
CN1015769B (zh) 1992-03-04
DE3875599T2 (de) 1993-04-08
EP0321426A1 (en) 1989-06-21
NO893312L (no) 1989-08-17
NO173850C (no) 1994-02-09
BR8807365A (pt) 1990-03-13
AR242328A1 (es) 1993-03-31
FI893493A0 (fi) 1989-07-19
IE883645L (en) 1989-06-18
SE459625B (sv) 1989-07-17
SE8705065L (sv) 1989-06-19
CN1034460A (zh) 1989-08-02
EP0321426B1 (en) 1992-10-28
IE62948B1 (en) 1995-02-20
NO173850B (no) 1993-11-01
WO1989006084A1 (en) 1989-06-29
FI96159C (sv) 1996-05-10
ES2035369T3 (es) 1993-04-16
KR900701141A (ko) 1990-08-17
MX170241B (es) 1993-08-12
DE3875599D1 (de) 1992-12-03
JPH02502599A (ja) 1990-08-16
NO893312D0 (no) 1989-08-17
SE8705065D0 (sv) 1987-12-18
GR3006195T3 (ko) 1993-06-21
EG18625A (en) 1993-07-30
FI96159B (sv) 1996-01-31
MY103644A (en) 1993-08-28
CA1339518C (en) 1997-10-28
FI893493A (fi) 1989-07-19

Similar Documents

Publication Publication Date Title
FI77761C (fi) Reservanordning foer en abonnentterminal i en digital koncentrator.
US4048445A (en) Method for through connection check in digital data system
FI60630C (fi) Foerfarande och apparat foer vaexling av data
US4737951A (en) Exchange with error correction
KR970003279A (ko) 메모리회로, 메모리회로의 데이타제어회로 및 메모리회로의 어드레스지정회로
US6567323B2 (en) Memory circuit redundancy control
GB937907A (en) Telephone switching systems
US4995042A (en) Switching exchange
KR950003968B1 (ko) 스위치의 착오보정방법과 착오보정수단이 마련된 타임스위치
US5771225A (en) System for adjusting characteristic of protection unit when switching from plural working units having various characteristics to protection unit
EP0096780A2 (en) A fault alignment exclusion method to prevent realignment of previously paired memory defects
CA2068270C (en) Compact device for correcting a header error in atm cells
US6182185B1 (en) Port switches
US4964105A (en) Replacement switch
KR100301098B1 (ko) 메모리제어방법및장치
US11715543B2 (en) Memory test circuit apparatus and test method
US4688220A (en) Distribution of a data stream in a series-parallel-series digital arrangement comprising digital units having at least one defective element
KR0147503B1 (ko) Tec 연동시험이 가능한 타임스위치장치
US4163122A (en) Method and apparatus for automatically correcting errors in a cyclic routing memory of a time division multiplexed trunk exchange
KR930004686B1 (ko) 공간분할 교환 시스팀내 오프라인 시험용 정합장치
AU610327B2 (en) An error correction method in a switch and a switch provided with error correction means
US20030147429A1 (en) Data transfer interface for a switching network and a test method for said network
US6578091B1 (en) Circuit arrangement and method for checking data
JP3124639B2 (ja) Atmスイッチエレメント及びその自己監視方法
GB2242548A (en) Testing random access memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020416

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee