KR950003355B1 - Diff amplifier - Google Patents

Diff amplifier Download PDF

Info

Publication number
KR950003355B1
KR950003355B1 KR1019930010500A KR930010500A KR950003355B1 KR 950003355 B1 KR950003355 B1 KR 950003355B1 KR 1019930010500 A KR1019930010500 A KR 1019930010500A KR 930010500 A KR930010500 A KR 930010500A KR 950003355 B1 KR950003355 B1 KR 950003355B1
Authority
KR
South Korea
Prior art keywords
differential amplifier
mos transistor
sensing unit
node
input
Prior art date
Application number
KR1019930010500A
Other languages
Korean (ko)
Other versions
KR950002201A (en
Inventor
오영남
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930010500A priority Critical patent/KR950003355B1/en
Publication of KR950002201A publication Critical patent/KR950002201A/en
Application granted granted Critical
Publication of KR950003355B1 publication Critical patent/KR950003355B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45264—Complementary cross coupled types

Abstract

The amplifier broadens the operation range of voltage source, and improves the performace to corrospond to the power line noise and static power consumption. The amplifier includes a sensing unit which has a cross-coupled latching structure or current mirror structure according to the voltage level of sensing control signal, 1st MOS, 2nd MOS transistors and a drain which connects to 1st node, a 3rd MOS transistor and drain which connects to 2nd node, and a 4th MOS transistor which connects to source of 3rd MOS transistor.

Description

차동증폭기Differential amplifier

제1도는 종래의 크로스-커플드 래칭 구조의 차동증폭기를 도시한 회로도.1 is a circuit diagram illustrating a differential amplifier of a conventional cross-coupled latching structure.

제2도는 본 발명의 차동증폭기의 제1실시예를 도시한 회로도.2 is a circuit diagram showing a first embodiment of the differential amplifier of the present invention.

제3도는 본 발명의 차동증폭기의 제2실시예를 도시한 회로도.3 is a circuit diagram showing a second embodiment of the differential amplifier of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 3, 6 : 입력단 2, 4, 5 : 센싱부1, 3, 6: input stage 2, 4, 5: sensing unit

본 발명은 입력된 두 신호를 비교·증폭하는 차동증폭기(Differential Amplifier)에 관한 것으로, 특히 유입된 제어신호의 전압레벨에 따라 차동증폭기의 동작구성이 커런트 미러(Current Mirror) 구조 또는 크로스-커플드 래칭(Cross-Coupled Latching) 구조로 전환될 수 있도록 구현한 차동증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier for comparing and amplifying two input signals. In particular, the operation configuration of the differential amplifier is a current mirror structure or cross-coupled according to the voltage level of the input control signal. The present invention relates to a differential amplifier implemented to be converted to a cross-coupled latching structure.

일반적으로 차동증폭기는 입력되는 두개의 신호를 비교하여, 그 신호의 상태에 따라 로직하이 또는 로직로우 신호를 출력하는데 주로 이용되는 증폭기 구조이다.In general, a differential amplifier is an amplifier structure mainly used to compare two input signals and output a logic high or logic low signal depending on the state of the signal.

이하, 첨부된 도면을 참조하여 차동증폭기에 대해 상세히 설명하기로 한다.Hereinafter, a differential amplifier will be described in detail with reference to the accompanying drawings.

제1도는 종래의 크로스-커플드 래칭 구조의 차동증폭기를 도시한 회로도로서, ø0신호의 제어를 받아 동작하며, 차동증폭기에 전하를 공급하는 역할을 하는 PMOS 트랜지스터 M11과, 상기의 PMOS 트랜지스터 M11에 접속되고 게이트로 데이타 입력을 받아들이며, 드레인-커플드 페어(Drain-Coupled Pair)로 구성된 입력단(1)의 NMOS 트랜지스터 M12, M13과, 상기 NMOS 트랜지스터 M12, M13의 소오스에 접속되며, 크로스-커플드 래칭 구조로 된 센싱부(2)의 NMOS 트랜지스터 M14, M15와, 상기 크로스-커플드 래칭 구조의 NMOS 트랜지스터 M14, M15의 소오스에 접속되며, 일정한 커런트 소오스(Current Source)로 된 NMOS 트랜지스터 M16으로 이루어져 있으며, 차동증폭기 제어신호 ø0가 로직로우인 상태에서 트랜지스터 M12, M13의 게이트로 입력 VG1, VG2를 받아들여, VG1<VG2일때에는 출력단인 VO1, VO2에 로직로우, 로직하이 신호를 출력하고, VG1>VG2인 경우에는 출력단인 VO1, VO2에 로직하이, 로직로우 신호를 출력하게 된다.FIG. 1 is a circuit diagram illustrating a differential amplifier of a conventional cross-coupled latching structure. The PMOS transistor M11 operates under the control of a 0 signal and supplies charge to the differential amplifier, and the PMOS transistor M11. Is connected to the NMOS transistors M12 and M13 of the input stage 1 and connected to the source of the NMOS transistors M12 and M13. NMOS transistors M14 and M15 of the sensing unit 2 having a latching structure and the NMOS transistors M14 and M15 of the cross-coupled latching structure are connected to an NMOS transistor M16 having a constant current source. When the differential amplifier control signal ø 0 is logic low, the inputs VG1 and VG2 are input to the gates of the transistors M12 and M13, and the output terminals VO1 and VO when VG1 <VG2. Logic high and logic high signals are output to 2, and if VG1> VG2, logic high and logic low signals are output to the output terminals VO1 and VO2.

상기와 같은 구조를 가지고 동작하는 종래의 차동증폭기는 다음과 같은 문제점을 가지고 잇다.The conventional differential amplifier operating with the above structure has the following problems.

첫째로, 넓은 전원전압 범위(2.5V-5.5V)에서 차동증폭기의 동작 특성을 유지하기가 어렵고, 특히 전원 전압이 낮을 때에는 차동증폭기의 동작 속도가 현저하게 떨어지게 되며, 둘째로, 전원전압 및 동작시에 발생하는 노이즈(Noise)에 따라 동작 속도의 지연과 같은 성능의 감소가 없는 차동증폭기를 구현하기가 어려운 문제점 등이 있다.First, it is difficult to maintain the operating characteristics of the differential amplifier over a wide supply voltage range (2.5V to 5.5V), especially when the supply voltage is low, the operating speed of the differential amplifier drops significantly. There is a problem that it is difficult to implement a differential amplifier without a decrease in performance, such as a delay in operating speed, depending on the noise generated at the time.

제1도의 차동증폭기가 아닌 커런트 미러 구조를 갖는 차동증폭기(도시안됨)를 사용할 경우에 있어서는 상기 제1도의 차동증폭기가 가지고 있는 문제점을 해결할 수는 있지만, 입력된 데이타가 센싱된 후에 데이타 래칭 구조에 필요한 로우-파우어(Low-Power) 로직구성으로 회로를 전환할 수 없기 때문에 스테틱 파우어(Static Power)의 소모를 조절할 수 없는 문제점이 존재하게 된다.In case of using a differential amplifier (not shown) having a current mirror structure other than the differential amplifier of FIG. 1, the problem of the differential amplifier of FIG. 1 can be solved. However, after the input data is sensed, The problem is that the power consumption of static power cannot be controlled because the circuit cannot be switched to the required low-power logic configuration.

따라서, 본 발명에서는 상기 종래의 자동증폭기가 가지고 있는 문제점을 제거하기 위하여, 제어신호의 전압레벨에 따라 차동증폭기의 동작구성이 커런트 미러 구조 또는 크로스-커플드 래칭 구조로 전환될 수 있도록 차동증폭기를 구현하는데에 그 목적이 있다.Accordingly, in the present invention, in order to eliminate the problems of the conventional automatic amplifier, the differential amplifier can be switched to the current mirror structure or the cross-coupled latching structure according to the voltage level of the control signal. The purpose is to implement it.

제2도는 본 발명의 차동증폭기의 제1실시예를 도시한 회로도로서, 차동중폭기 제어신호 ø1의 제어를 받아 동작하며, 차동증폭기에 전하를 공급하는 역할을 하는 PMOS 트랜지스터 M21과, 상기의 PMOS 트랜지스터 M21에 접속되어 게이트로 데이타 입력을 받아들이는 입력단(3)과, 상기 입력단(3)에 접속되어 입력된 데이타를 센싱하는 센싱부(4)와, 상기 센싱부(4)에 접속되며, 일정한 커런트 소오스로 된 NMOS 트랜지스터 M29로 이루어져 있다.FIG. 2 is a circuit diagram showing a first embodiment of the differential amplifier of the present invention, which is operated under the control of the differential amplifier control signal ø 1 and serves to supply charge to the differential amplifier, and An input terminal 3 connected to the PMOS transistor M21 for receiving data input through a gate, a sensing unit 4 connected to the input terminal 3 for sensing input data, and a sensing unit 4; It consists of an NMOS transistor M29 of constant current source.

제2도의 PMOS 트랜지스터 M21은 소오스가 동작 전원전압(Vcc)에 접속되고, 게이트는 ø1신호가 인가되어 전체 차동증폭기를 인에이블(Enable) 또는 디스에이블(Disable)시키며, 드레인은 입력단(3)의 공통 소오스에 접속된다.Which is connected to two separate PMOS transistor M21 has a source to operate the power supply voltage (Vcc), a gate is applied with the ø 1 signal sikimyeo enable (Enable) or a disable (Disable) the full differential amplifier, a drain input terminal (3) Is connected to the common source.

즉, ø1신호가 로직하이 상태인 경우에는 PMOS 트랜지스터 M21이 턴-오프(Turn-Off)되어 전체 차동 증폭기의 동작이 디스에이블되고, ø1신호가 로직로우 상태인 경우에는 PMOS 트랜지스터 M21이 턴-온(Turn-On)되어 전체 차동증폭기를 구동하는데 필요한 전류가 공급되므로 차동중폭기가 인에이블 상태가 된다.That is, when the ø 1 signal is in logic high state, the PMOS transistor M21 is turned off and the operation of the entire differential amplifier is disabled. When the ø 1 signal is in logic low state, the PMOS transistor M21 is turned off. The differential amplifier is enabled because it is turned on to supply the current required to drive the entire differential amplifier.

입력단(3)을 구성하고 있는 NMOS 트랜지스터 M22, M23은 제1도와 같이 공통 드레인 구조로 연결되어 각각의 게이트로 입력신호 VG3, VG4가 입력되며, VG3<VG4일때에는 출력단인 VO3, VO4에 로직로우, 로직하이 신호를 출력하고, VG3>VG4인 경우에는 출력단인 VO3, VO4에 로직하이, 로직로우 신호를 출력하게 된다.The NMOS transistors M22 and M23 constituting the input stage 3 are connected in a common drain structure as shown in FIG. 1, and input signals VG3 and VG4 are input to respective gates, and when VG3 <VG4, logic lows are output to the output terminals VO3 and VO4. In this case, the logic high signal is outputted, and in the case of VG3> VG4, the logic high and logic low signals are output to the output terminals VO3 and VO4.

센싱부(4)는 트랜지스터 M24, M25가 공통 소오스 구조로 연결되어 있어서, 상기 입력단(3)의 트랜지스터 M22, M23의 게이트로 입력된 입력신호에 의해 소오스인 노드 N22, N23로 인가된 신호를 센싱해내는 회로로서, NMOS 트랜지스터 M26과 PMOS 트랜지스터 M27은 게이트에 연결된 제어신호 ø2가 로직로우인 상태이서는 커런트 미러 구조, 제어신호 ø2가 로직하이인 상태에서는 크로스-커플드 래칭 구조로 전환되게 되며, 트랜지스터 M28은 항상 턴-온되어 있어서, 센싱부(4)의 회로가 크로스-커플드 래칭 구조로 동작할 때 트랜지스터 M24, M25가 대칭구조를 이룰 수 있도록 하기 위하여 삽입된 것이다.The sensing unit 4 is connected to the transistors M24 and M25 in a common source structure, and thus senses a signal applied to the nodes N22 and N23 as a source by an input signal input to the gates of the transistors M22 and M23 of the input terminal 3. as the circuit pull off, NMOS transistor in M26 and PMOS transistor M27 is in state up is connected to the gate control signal ø 2 is a logic low the current mirror structure, a control signal ø 2 is a logic high state cross-be converted to the coupled-latching structure The transistor M28 is always turned on, so that the transistors M24 and M25 are symmetrical when the circuit of the sensing unit 4 operates in a cross-coupled latching structure.

상기 센싱부(4)의 동작 구성을 ø2신호의 전압레벨에 따라 상세하게 분석해 보면 다음과 같다.The operation configuration of the sensing unit 4 is described in detail according to the voltage level of the ø 2 signal.

ø2신호의 전압레벨이 로직로우일 때에는 트랜지스터 M26는 턴-오프, M27은 턴-온되며, 이때 신호 ø1가 인에이블되어 로직로우로 전이하면 차동증폭기 구조는 커런트 미러 구조로 형성되어 동작하게 된다. 즉, 트랜지스터 M22, M23은 공통 드레인 구조로 데이타 입력을 받아들이고, 트랜지스터 M24, M25는 공통 소오스 구조의 커런트 미러를 형성하여 동작하게 된다.When the voltage level of ø 2 signal is a logic low the transistor M26 is turned-off, M27 is turned on, is turned on, at this time the signal ø is 1 is enabled when a transition to a logic low differential amplifier structure is to operate is formed of a current mirror structure do. That is, the transistors M22 and M23 accept data input in a common drain structure, and the transistors M24 and M25 operate by forming a current mirror having a common source structure.

반대로, ø2신호의 전압레벨이 로직하이일 때에는 트랜지스터 M26, M27은 턴-온, 턴-오프되며, 이때 ø1신호가 인에이블되어 로직로우로 전이하면 차동증폭기 구조는 크로스-커플드 래칭 구조의 센싱부를 형성하여 동작하게 된다. 즉, 트랜지스터 M22, M23은 공통 드레인 구조로 데이타 입력을 받아들이고, 트랜지스터 M24, M25는 공퉁 소오스 구조의 크로스-커플드 래칭 구조를 형성하여 동작하게 된다.Conversely, when the voltage level of ø 2 signal is a logic high the transistors M26, M27 are turned on, turned on and off, wherein the ø 1 signal is enabled when a transition to a logic low differential amplifier structure is cross-coupled-latching structure The sensing unit is formed to operate. In other words, the transistors M22 and M23 accept data input as a common drain structure, and the transistors M24 and M25 operate by forming a cross-coupled latching structure of a corner source structure.

상기 제2도에서 트랜지스터 M26, M27은 PMOS, NMOS 트랜지스터를 사용하여 구현할 수도 있다.In FIG. 2, the transistors M26 and M27 may be implemented using PMOS and NMOS transistors.

제3도는 본 발명의 차동증폭기의 제2실시예를 도시한 회로도로서, 제어신호 ø4에 의해 커런트 미러 구조 또는 크로스-커플드 래칭 구조를 갖게되며, 전원전압에 연결된 센싱부(5)와, 상기 센싱부(5)의 하단에 접속되어 입력신호를 받아들이는 입력단(6)과, 차동중폭기 제어신호 ø3에 의해 동작이 제어되어 차등증폭기의 동작여부를 결정하는 NMOS 트랜지스터 M31로 구성되어 있다.3 is a circuit diagram showing a second embodiment of the differential amplifier of the present invention, which has a current mirror structure or a cross-coupled latching structure by a control signal? 4 , and includes a sensing unit 5 connected to a power supply voltage, An input terminal 6 connected to the lower end of the sensing unit 5 to receive an input signal, and an NMOS transistor M31 which is controlled by a differential amplifier control signal? 3 to determine whether to operate the differential amplifier. .

차동증폭기 제어신호 ø3가 로직로우인 상태에서는 제3도에 도시된 차동증폭기는 동작하지 않으며, 신호가 로직하이 상태에서 입력단(6)의 트랜지스터 M32, M33의 게이트로 입력 VG5, VG6을 받아들여, VG5<VG6일때에는 출력단인 VO5, VO6에 로직하이, 로직로우 신호를 출력하고, VG5>VG6인 경우에는 출력단인 VO5, VO6에 로직로우, 로직하이 신호를 출력하게 된다.The differential amplifier shown in FIG. 3 does not operate when the differential amplifier control signal ø 3 is logic low, and the inputs VG5 and VG6 are applied to the gates of the transistors M32 and M33 of the input terminal 6 while the signal is logic high. When VG5 <VG6, logic high and logic low signals are output to the output terminals VO5 and VO6. When VG5> VG6, logic low and logic high signals are output to the output terminals VO5 and VO6.

센싱부(5)는 제 2도에서와는 달리 PMOS 트랜지스터 M34, M35로 구성되어 있으며, 제어신호 ø4가 로직로우 상태이면 출력단에 연결되어 있는 PMOS 트랜지스터 M36과 NMOS 트랜지스터 M37이 턴-온, 턴-오프되어 센싱부(5)가 크로스-커플드 래칭 구조를 갖게되고, 제어신호 ø4가 로직하이 상태이면 트랜지스터 M36, M37이 턴-오프, 턴-온되어 센싱부(5)가 커런트 미러 구조를 갖도록 구성되어 있다.Unlike in FIG. 2, the sensing unit 5 is composed of PMOS transistors M34 and M35. When the control signal ø 4 is in a logic low state, the PMOS transistors M36 and NMOS transistors M37 connected to the output terminal are turned on and off. The sensing unit 5 has a cross-coupled latching structure, and when the control signal ø 4 is in a logic high state, the transistors M36 and M37 are turned off and turned on so that the sensing unit 5 has a current mirror structure. Consists of.

게이트로 그라운드 전압인 Vss가 인가되는 트랜지스터 M38은 센싱부(5)가 크로스-커플드 래칭 구조를 가질 때에 트랜지스터 M34와 M35가 대칭을 이루도록 하기 위하여 포함된 것이다.The transistor M38 to which the ground voltage Vss is applied to the gate is included to make the transistors M34 and M35 symmetric when the sensing unit 5 has a cross-coupled latching structure.

상기 제3도에서 트랜지스터 M36, M37은 NMOS, PMOS 트랜지스터를 사용하여 구현할 수도 있다.In FIG. 3, the transistors M36 and M37 may be implemented using NMOS and PMOS transistors.

이상에서 설명한 상기 제2도와 제3도의 차동증폭기를 사용하게 되면 필요에 따라 제어신호 ø2, ø4를 적절하게 조절함으로써, 센싱동작시에는 하이스피드를 얻기 위해 커런트 미러 구조로 동작시켰다가 래치동작으로 전환시는 로우 파우어를 위해 크로스-커플드 래칭 구조로 변환하여 사용하는 등의 선택적인 차동증폭기의 동작을 실현할 수 있으므로, 크로스-커플드 래칭 구조 또는 커런트 미러 구조로 고정되어 있는 차동증폭기를 사용할 때보다 광역전원전압의 범위에서 동작이 가능하고, 동작시에 발생하는 파우어-라인의 노이즈와 스테틱 파우어의 소모에 대응할 수 있는 차동증폭기를 성능의 저하없이 구현하는 효과를 얻게 된다.When the differential amplifiers of FIGS. 2 and 3 described above are used, the control signals? 2 and? 4 are appropriately adjusted as necessary, so that the sensing operation is performed in a current mirror structure to obtain a high speed during the sensing operation. When switching to a low power, it is possible to realize the operation of an optional differential amplifier, such as converting it to a cross-coupled latching structure for use in low power. Therefore, use a differential amplifier fixed in a cross-coupled latching structure or a current mirror structure. It is possible to operate in a wide range of power supply voltage than ever, and the differential amplifier which can cope with the noise of the power line and the static power generated during operation can be obtained without degrading the performance.

Claims (3)

입력신호가 입력되는 입력단과 입력단으로 입력된 신호를 센싱하는 센싱부를 포함하는 차동증폭기에 있어서, 상기의 센싱부는, 드레인은 제1노드, 제2노드에 접속되고 게이트로는 센싱부 제어신호가 인가되며, 소오스가 서로 접속되며 센싱부 제어 신호에 따라 서로 상반되게 동작하는 제1모스 트랜지스터, 제2모스 트랜지스터와, 드레인은 상기 제1노드에 접속되고 게이트는 상기 제2노드에 접속된 제3모스 트랜지스터와, 드레인은 상기 제2노드에 접속되고 게이트는 상기 제1모스 트랜지스터, 제2모스 트랜지스터의 공동 소오스에 접속되며, 소오스는 상기 제3모스 트랜지스터의 소오스에 연결된 제4모스 트랜지스터로 구성된 것을 특징으로 하는 차동 증폭기.In a differential amplifier including an input terminal to which an input signal is input and a sensing unit configured to sense a signal input to the input terminal, the sensing unit has a drain connected to a first node and a second node, and a sensing unit control signal is applied to a gate. A first MOS transistor, a second MOS transistor, and a drain connected to the first node and a gate connected to the second node, the sources being connected to each other and operating opposite to each other according to a sensing unit control signal; A transistor, a drain is connected to the second node, a gate is connected to a common source of the first MOS transistor, a second MOS transistor, and the source is configured of a fourth MOS transistor connected to a source of the third MOS transistor. Differential amplifier. 제1항에 있어서, 차동증폭기의 센싱부는 센싱부 제어신호의 전압레벨 상태에 따라 크로스-커플드 래칭(Cross-Coupled Latching) 구조 또는 커런트 미러(Current Mirror)구조로 전환되어 동작하는 것을 특징으로 하는 차동증폭기.The method of claim 1, wherein the sensing unit of the differential amplifier is switched to the cross-coupled latching (Cross-Coupled Latching) structure or the current mirror (Current Mirror) structure in accordance with the voltage level state of the sensing unit control signal Differential amplifier. 제1항에 있어서, 차동증폭기의 센싱부에 드레인은 상기 제3모스 트랜지스터의 게이트에 접속되고 소오스는 제2노드에 접속되며, 게이트로 일정전압이 인가되어 항상 턴-온되어 있는 모스 트랜지스터가 포함되는 것을 특징으로 하는 차동증폭기.The MOS transistor of claim 1, wherein a drain of the differential amplifier is connected to a gate of the third MOS transistor, a source is connected to a second node, and a MOS transistor is always turned on by applying a constant voltage to the gate. Differential amplifier, characterized in that.
KR1019930010500A 1993-06-10 1993-06-10 Diff amplifier KR950003355B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930010500A KR950003355B1 (en) 1993-06-10 1993-06-10 Diff amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930010500A KR950003355B1 (en) 1993-06-10 1993-06-10 Diff amplifier

Publications (2)

Publication Number Publication Date
KR950002201A KR950002201A (en) 1995-01-04
KR950003355B1 true KR950003355B1 (en) 1995-04-10

Family

ID=19357162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010500A KR950003355B1 (en) 1993-06-10 1993-06-10 Diff amplifier

Country Status (1)

Country Link
KR (1) KR950003355B1 (en)

Also Published As

Publication number Publication date
KR950002201A (en) 1995-01-04

Similar Documents

Publication Publication Date Title
US5754078A (en) Operational amplifier for class B amplification
US5907259A (en) Operational amplification circuit capable of driving a high load
US4618785A (en) CMOS sense amplifier with level shifter
US7391269B2 (en) Amplifying circuit
US6066985A (en) Large swing input/output analog buffer
US7242262B2 (en) Pulse polarity modulation circuit
CA1158727A (en) Driver circuit having reduced cross-over distortion
US5196737A (en) Latching comparator employing transfer gates
US6327190B1 (en) Complementary differential input buffer for a semiconductor memory device
US7301399B2 (en) Class AB CMOS output circuit equipped with CMOS circuit operating by predetermined operating current
KR950003355B1 (en) Diff amplifier
US4788510A (en) Differential input stage for differential line receivers and operational amplifiers
US6064613A (en) Pre-sense amplifier with reduced output swing
KR100366523B1 (en) Sense amplifying circuit
JP3341945B2 (en) Operational amplifier
US6175277B1 (en) Bias network for CMOS power devices
KR100583109B1 (en) Low power push-pull amplifier
KR100668455B1 (en) Variable gain amplifier
KR0145857B1 (en) Current consumption optimization circuit in operational amplifier
JPH06268456A (en) Differential amplifier
US7161431B2 (en) Class B amplifier with process variation independent deadband
US4956613A (en) Differential amplifier having externally controllable power consumption
KR20050012135A (en) Input buffer circuit, and semiconductor apparatus having the same
JP2002118427A (en) Operational amplifier
KR960016343B1 (en) Cmos operational amplifier

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee