KR950002076B1

KR950002076B1 - 메모리를 이용한 디지탈필터

Info

Publication number: KR950002076B1
Application number: KR1019920027514A
Authority: KR
Inventors: 김동구
Original assignee: 금성정보통신주식회사; 정장호
Priority date: 1992-12-31
Filing date: 1992-12-31
Publication date: 1995-03-10
Also published as: KR940017130A

Abstract

내용없음.

Description

메모리를 이용한 디지탈필터

제1도는 종래 메모리를 이용한 디지탈필터의 구성을 나타낸 도면.

제2도는 본 발명에 따라 구성된 메모리를 이용한 디지탈필터의 블록도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 지연부 11 : 멀티플렉스

12 : ROM 13 : 가산회로

15 : 스위칭소자 16 : 디지탈-아날로그변환기

17 : 저역통과필터

본 발명은 메모리를 이용한 디지탈필터에 관한 것으로, 특히 메모리 용량의 저감을 도모하면서 성능의 향상과 구성의 복잡성이 저감되도록 한 메모리를 이용한 디지탈필터에 관한 것이다.

제1도에는 종래의 디지탈필터(즉 디지탈 ROM 필터)의 구성이 도시되어 있으며, 상기 디지탈필터는 다수의 지연소자(1₁-1_n)로 구성되어 입력데이타(Din)가 유한값을 갖는 경우에 선행관찰구간 n만큼의 정보를 저장하게 되는 지연부(1)와, 이 지연부(1)에 저장된 데이타군이 어드레스측에 할당되고, 구현하고자 하는 필터의 시간제한된 임펄스 응답과 어드레스에 대응된 입력데이타군의 정보로부터 FIR필터링된 정보가 저장되며 입력데이타 주기의 오버샘플링배수에 의한 역의 시간간격으로 디지탈필터링된 출력을 발생하는 ROM(2), 이 ROM(2)의 디지탈필터링된 출력을 아날로그 변환하는 디지탈-아날로그변환기(3)와, 아날로그 변환된 계단파 형상의 출력신호를 필터링하여 기저대역만을 추출함으로써 소망하는 필터링된 신호 y(t)를 얻는 저역통과필터(4)로 구성된다.

그런데, 제1도에 도시된 종래의 기술에서는 필터의 임펄스 응답에 관한 시간제한길이(n)와 입력데이타의 비트수(q비트)에 따라 rom(2)의 메모리용량이 기하급수적으로 증가하게 되고, 디지탈 ROM 필터의 적용의 경우에 대부분 고성능의 필터특성이 요구되므로 임펄스 응답의 시간제한길이(n)가 비례하여 증가된다.

따라서, 메모리 용량의 기하급수적인 증가가 초래되어 이 제1도에 도시된 구성은 대부분 입력 데이타의 비트수가 q비트 이하로 디지탈 메모리에 국한되어 사용되어 왔다.

따라서, 본 발명은 종래 기술을 감안하여 이루어진 것으로, 임펄스 응답의 시간제한길이와 입력데이타의 비트수에 따른 ROM의 메모리 용량을 저감시켜서 양호한 성능의 메모리를 이용한 디지탈필터를 제공함에 그 목적이 있다

상기된 목적을 달성하기 위해 본 발명에 따르면 다수의 지연소자(11-1n)를 갖추고서 입력데이타(Din)를 격납하는 지연부(10)와 지연부(10)에 격납된 입력데이타를 멀티플렉싱하는 멀티플렉서(11), 이 멀티플렉서(11)의 출력을 어드레스 단자(A)에서 수취하여 외부 클럭 신호(MUX 클럭, 오버샘플링 클럭)에 따라 출력하는 ROM(12), 이 ROM(12)의 출력 데이타를 필터의 임펄스 응답시간제한길이수만큼 가산기(13), 이 가산기(3)의 출력을 스위칭하는 스위칭소자(15), 이 스위칭소자(15)의 출력을 아날로그 변환하는 디지탈-아날로그변환기(16)와, 상기 아날로그 변환된 신호를 저역필터링하여 출력 y(t)를 구하는 저역통과필터(17)로 구성된다.

이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.

제2도는 본 발명에 따른 디지탈필터의 구성도로서, q비트의 입력데이타(Din: 주기 T)가 지연부(10)를 형성하는 지연소자(11-1n)에 임펄스 응답의 시간제한길이(n)만큼 저장된 다음 멀티플렉서(11)를 통해 ROM(12)의 더으레스 단자(A)에 인가된다.

즉, y(t)=x_0.h(t)+x_1.h(t-T)+ㆍㆍㆍ+x_n.h(t-nT)에서 각 x_k.h(t-kT)의 성분이 ROM(12)에서 저장된 다음 출력된다. 이 출력 데이타는 가산회로(13)에 인가되어 필터의 임펄스 응답 시간제한길이수만큼 가산된 다음 출력된다. 이 출력 데이타는 가산회로(13)에 인가되어 필터의 임펄스 응답 시간제한길이수만큼 가신된 다음 최종 데이타가 스위칭소자(15)를 통해 디지탈-아날로그변환기(16)에 인가된다.

도면에서, 14는 상기 가산회로(13)의 출력을 디지탈 지연시키는 지연 소자로서 CK1 주기: T/n(n: 임펄스 응답 제한시간)이고, CK2주기는 T/m(m: 오버샘플링 수)이다.

상기 디지탈-아날로그변환기(16)에 인가된 신호로 아날로그 변환되어 계단파 신호 형태를 취한 상태로 저역통과필터(17)에 인가되어 필터링됨으로써 최종 출력 y(t)가 발생된다.

여기서, 필터의 임펄스 응답 시간제한길이(n)와 메모리(ROM)의 데이타양자화 수는 시뮬레이션을 통해 원래 필터 특성이 만족되도록 설정한다.

또, ROM(12)에 관한 오버샘플링 비트수는 나이키스트 이론(Nyquist therom)에 따라 하나의 입력데이타 주기 T당 최소한 2이상을 샘플링하여야 하고, 디지탈-아날로그변환후 저역통과필터(17)의 구현을 고려하면 하나의 데이타당 4배수 정도를 취하는 것이 바람직하다.

또한, 오버샘플링수를 적게 취할 경우에는 애퍼츄어 효과(apperture effect)에 의한 통과대역에서의 진폭왜곡이 발생되므로 실제적으로는 필터의 전달함수 xH(f)는 다음의 식을 통해 H'(f)로 표시해준다.

즉 H'(f)=(((πfT)/m)/sin(πfT/m)).H(f)

단, 필터의 임펄스 응답 제한시간길이를 n, 오버샘플링 비트수를 m, 하나의 입력데이타당 비트수를 q로 한 경우에 본 발명에서 요구되는 총메모리용량(mz)은 다음과 같다. 즉,

mz=2^(log ₂ ^m+log ₂ ^n+q)byte

상기 식에서 알 수 있는 바와 같이, 임펄스 응답 제한길이(n)에 따라 메모리 용량(치수)는 2ⁿ에 비례하지 않는 대신 n에 비례한다.

예를 들어, m=4, m=16, q=3인 경우 mz=2^(log ₂ ^4+log ₂ ¹⁶⁺³⁾=2⁹=512byte에 불과하다.

참고로, 상기 조건을 종래의 기준에 적용하여 보면, mz=2^(log ₂ ^m+n.q)=2^(2+16.3)2⁵⁰

byte로 되어 실현 불가능하게 된다.

한편 처리시간의 증가에 대해서는 ROM(12)을 대체해서 사용하고 초기에 메모리데이타를 부팅(booting)하는 방법을 채용하면 해결 가능하게 된다.

이상에서 상술한 바와 같이 본 발명은 필터의 성능 향상기에도 메모리 제한 문제가 해결되어 고성능의 디지탈필터의 구현이 가능하게 되므로 디지탈변조기의 펄스성형필터(roll-off 계수가 아주 작거나 더치(douch) 전송기법인 경우) 또는 디지탈복조기의 정합필터 등을 쉽게 구현할 수 있게 된다.

Claims

다수의 지연소자(11-1n)를 갖추고서 입력데이타(Din)를 격납하는 지연부(10)와, 이 지연부(10)에 격납된 입력데이타를 멀티플렉싱하는 멀티플렉서(11), 이 멀티플렉서(11)의 출력을 어드레스 단자(A)에서 수취하여 외부 클럭 신호(MUX 클럭, 오버샘플링 클럭)에 따라 출력하는 ROM(12), 이 ROM(12)의 출력 데이타를 필터의 임펄스 응답 시간제한길이수만큼 가산하는 가산기(13), 이 가산기(13)의 출력을 스위칭하는 스위칭소자(15), 이 스위칭소자(15)의 출력을 아날로그 변환하는 디지탈-아날로그변환기(16)와 이 아날로그 변환된 신호를 저역필터링하여 출력 y(t)를 구하는 저역통과필터(17)로 구성된 것을 특징으로 하는 메모리를 이용한 디지탈필터.