KR950001231Y1 - 클럭·파워일체형 데이타 전송장치 - Google Patents

클럭·파워일체형 데이타 전송장치 Download PDF

Info

Publication number
KR950001231Y1
KR950001231Y1 KR2019900007773U KR900007773U KR950001231Y1 KR 950001231 Y1 KR950001231 Y1 KR 950001231Y1 KR 2019900007773 U KR2019900007773 U KR 2019900007773U KR 900007773 U KR900007773 U KR 900007773U KR 950001231 Y1 KR950001231 Y1 KR 950001231Y1
Authority
KR
South Korea
Prior art keywords
power
clock
signal
receiver
slave device
Prior art date
Application number
KR2019900007773U
Other languages
English (en)
Other versions
KR910021196U (ko
Inventor
김영윤
Original Assignee
삼성전기 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사, 강진구 filed Critical 삼성전기 주식회사
Priority to KR2019900007773U priority Critical patent/KR950001231Y1/ko
Publication of KR910021196U publication Critical patent/KR910021196U/ko
Application granted granted Critical
Publication of KR950001231Y1 publication Critical patent/KR950001231Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

클럭·파워일체형 데이타 전송장치
제1도는 종래기술에 의한 데이타 전송장치의 구성도.
제2도는 본 고안에 의한 데이타 전송장치의 구성도.
제3도는 본 고안에 채용된 클릭·파워분리부의 일실시예시도.
제4도는 제3도의 각 구성부에서 출력되는 전압 파형도.
* 도면의 주요부분에 대한 부호의 설명
1,10 : 마스타장치 2,20 : 슬레이브장치
11 : 클럭·파워공급부 21 : 클럭·파워분리부
22 : 클럭수신부 23 : 파워수신부
RH,R : 저항 D : 다이오드
C : 콘덴서
본 고안은 클럭·파워일체형 데이타 전송장치에 관한 것으로, 특히 데이타 전송기기에 있어서 파워단을 갖추고 있지 않은 슬레이브장치에 파워신호를 클럭신호에 실어 전송함으로써 데이타전송시 동기를 위한 클럭신호와 파워신호를 동시에 공급할 수 있는 클럭·파워일체형 데이타 전송장치에 관한 것이다.
종래에는, 제1도에 도시된 바와 같이 슬레이브장치(2)는 별도의 파워장치가 없기 때문에 상기 마스터 장치(1)에서 상기 슬레이브장치(2)로 데이타를 전송함에 있어서, 이 마스터장치(1)와 슬레이브장치(2)는 데이타선(D), 접지선(G), 클럭선(C), 파워선(P)으로 연결되어 있고, 상기 두 장치에서 발생하는 2개이상의 파형 또는 펄스열이 서로 시간적으로 동시 또는 일정관계를 유지하도록 하기 위하여 동기식으로 데이타를 전송하였다.
이때, 상기 슬레이브장치(2)는 항상 파워선(P)이 상기 마스터장치(1)와 연결되어 있기 때문에 불필요한 전력이 소비되는 문제점이 있었다.
상기한 문제점을 해결하기 위하여, 본 고안은 데이타 전송에 있어서 마스터장치를 데이타선, 접지선, 클럭·파워선으로 슬레이브장치와 연결하여 직렬데이타 전송을 구현하기 위해서 제안된 것으로, 동기를 맞추기 위한 클럭신호에 파워신호를 실어 파워장치가 없는 슬레이브장치로 전송하는 클럭·파워일체형 데이타 전송장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 고안은 마스터 장치 및 슬레이브장치로 구성되어 데이타선, 접지선, 클럭·파워선으로 마스터장치에서 슬레이브장치로 직력데이타 전송을 하는 데이타 전송장치에 있어서, 파워신호를 클럭신호에 실어 클럭·파워분리부로 공급하는 클럭·파워공급부와; 상기 클럭·파워공급부로부터 전송하는 신호를 클럭신호와 파워신호로 분리하기 위한 클럭·파워분리부로부터 클럭신호를 수신하기 위한 클럭 수신부와; 상기 클럭·파워분리부로부터 파워신호를 수신하기 위한 파워수신부로 클럭·파워일체형 데이타 전송장치를 구성함으로써, 상기 마스터장치에서 슬레이브장치로 하나의 선으로 파워신호를 클럭신호에 실어 수신하는 것을 특징으로 하고 있다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 클럭·파워일체형 데이타 전송장치에 대하여 상세히 설명하기로 한다.
제2도는 본 고안의 데이타 전송장치의 구성도이다.
제3도는 본 고안에 채용된 클럭·파워분리부의 일실시 예시도이다
제2도와 제3도에 의하면, 본 고안에 의한 클럭·파워 일체형 데이타 전송장치는 파워신호를 클럭신호에 실어 클럭·파워분리부(21)로 공급하는 클럭·파워공급부(11)는 마스터장치(10)측에 설치되어 있고, 상기 클럭·파워신호로 분리하기 위한 클럭·파워분리부(21)는 클럭수신부(22) 및 파워수신부(23)에 연결디어 슬레이브장치(20)측에 설치되어 있고, 클럭신호를 수신하기 위한 클럭수신부(22)는 클럭·파워분리부(21)에 연결되어 슬레이브장치(20)측에 설치되어 있고, 파워신호를 수신하기 위한 파워수신부(23)는 클럭·파워분리부(21)에 연결되어 슬레이브장치(20)측에 설치되어 있다.
여기서, 상기 클럭·파워분리부(21)는 역전압방지용 다이오드(D)와 평화전압을 얻기 위함 콘덴서(C)와 전류의 양을 조절하기 위한 저항(R)와 저항(L)로 되어 있다.
본 고안에 의하여 상기한 구성에 따른 클럭·파워 일체형 데이타 전송장치의 동작을 기술하면 다음과 같다.
제4도는 제3도의 각 구성부 회로에서 출력되는 전압 파형도이다.
마스터장치(10)에서 슬레이브장치(20)로 데이타를 전송하는데 있어서, 마스터장치(10)에 설치되어 있는 클럭·파워공급부(11)는 클럭·파워분리부(21)로 클럭신호와 파워신호가 실린 합성신호를 전송한다. 이때, 상기 신호는 전압(V1)과 전류(I1)의 성분을 지닌 신호이다.
상기 클럭·파워공급부(11)에서 출력되는 신호의 전압(V1) 파형은 제4도의 (a)와 같은 클럭형태의 파형으로 클럭·파워 분리부(21)로 공급된다.
한편, 슬레이브장치(20)측에 설치되어 있는 상기 클럭·파워분리부(21)의 저항(R)은 클럭·파워공급부(11)의 출력단자와 클럭수신부(22)의 입력단자에 접속되어 있으며, 상기 클럭·파워공급부(11)에서 출력되는 파워 신호에 클럭신호가 실린 신호는 이 저항(RH)을 거쳐 클럭신호를 클럭수신부(22)로 수신된다. 이 클럭신호는 소정의 전압(V2)과 전류(I2)값을 가진 신호이다.
상기 클럭수신부(22)에 수신되는 전압(V2)는 제4도의 (b)와 같은 파형으로써 수신되는데, 전압(V2)의 파형은 클럭·파워공급부의 전압(V1)은 제4도의 (a)와 같은 파형의 클럭으로 수신된다.
상기 클럭수신부(22)에 수신되는 전류(I1)와 상기 클럭·파워분리부(21)의 저항(RH)와 저항(RL)의 값에 의해서 전류량이 결정되며, 이 클럭수신부(22)의 전류(I2)는이다.
상기 클럭·파워분리부(21)에 있어서, 다이오드의 애노드단자는 클럭·파워공급부(11)의 입력단자에 접속되고, 그 캐소드단자는 저항(R)과 접속되어 있으며, 상기 저항(RL)은 파워수신부(23)의 입력단자와 직렬로 연결되어 있다.
여기서, 상기 클럭·파워공급부(11)에서 공급된 전압(V1)과 전류(I1)을 가진 클럭파워신호는 상기 다이오드(D)와 저항(RL)과 접지사이에 접속된 콘덴서(C)를 거쳐 파워수신부(23)에 파워신호로 수신된다. 이 수신된 파워신호는 전압(V3)과 전류(I3)를 가진다. 이때 전압(V3)은 R·C의 시정수만큼의 지연으로 인하여 전압(V3)의 파형은 제4도의 (c)와 같이 평활된 직류전압의 형태를 가진다.
상기 다이오드(D)는 상기 파워수신부(23)에 수신되는 직류형태의 파워가 클럭수신부(22)로 수신되지 않도록 하기 위한 역방향 전압방지용으로 각각 클럭수신부(22)의 전압(V3)과 파워수신부의 전압(V3)으로 수신되게 한다.
여기서 상기 파워수신부(23)에 수신되는 전류(I3)는 상기 클럭·파워공급부(11)에서 공급되는 전류(I1)과 클럭·파워분리부(21)의 저항(R)와 저항(RL)의 값에 의해서 전류량이 결정되고, 상기 파워수신부에 수신되는 전류(I3)는로써, 클럭·파워공급부(11)에서 공급되는 전류(I1)의 대부분의 전류는 파워 수신부(23)에 전류(I3)로 수신된다.
이때, 상기 파워수신부(23)에서 수신된 파워를 공급받고 난 뒤, 파워 리셋(RESET)되면 슬레이브장치(20)는 정상상태가 된다. 상기 슬레이브장치(20)가 정상상태가 되면, 상기 클럭수신부(22)에 수신된 클럭에 따라 데이타를 마스터장치(10)로 전송하게 된다.
상기 마스터장치(10)에서 원하는 데이타를 스레이브장치(20)로부터 전송받고 난 뒤, 마스타장치(10)에서 슬레이브장치(20)로 수신하는 클럭을 중단하게 되면 슬레이브장치(20)도 파워 오프(off)된다.
상기한 본 고안의 장치에 있어서, 마스터장치(10)을 클럭선(C), 접지선(G), 클럭·파워선(C+P)으로 슬레이브장치(20)를 연결하여 데이타를 전송하기 위해서, 클럭신호와 파워신호를 하나의 선으로 실어 데이타를 전송하기 위한 방법을 기술하면 다음과 같다.
상기 마스터장치(10)측에 설치되어 있는 클럭·파워 공급부(11)에서 파워신호에 실어 상기 슬레이브장치(20)측에 설치되어 있는 클럭·파워분리부(21)로 수신하는 단계와, 상기 클럭·파워공급부(11)로부터 수신된 신호를 클럭·파워분리부(21)에서 클럭신호와 파워신호로 각각 분리하는 단계와; 상기 클럭·파워분리부(21)로부터 분리된 클럭신호를 상기 슬레이브장치(20)측에 설치되어 있는 클럭수신부(22)로 수신하는 단계와, 상기 클럭·파워 분리부(21)로부터 분리된 파워신호를 상기 슬레이브장치(20)측에 설치되어 파워수신부(23)에서 수신하는 단계를 가진다.
이상으로 상술한 바와 같이 본 고안에 의한 데이타선, 접지선, 클럭·파워선으로 데이타를 전송함에 있어서, 마스터장치에서 파워신호를 클럭신호에 실어 파워장치가 없는 슬레이브장치로 직렬데이타 전송을 구현하는 클럭·파워일체형 데이타 전송장치는 정확하고 신속한 직렬데이타 전송을 구현할 수 있으며 불필요한 전력소비를 막을 수 있는 효과와 제조원가가 절감되는 효과가 있다.

Claims (2)

  1. 마스터장치(10) 및 슬레이브장치(20)로 구성되어 데이타선, 접지선, 클럭 및 파워선을 상기 마스터장치(10)에서 상기 슬레이브장치(20)로 직렬 데이타전송을 하는 데이타 전송장치에 있어서, 하나의 선으로 클럭신호와 파워신호를 동시에 전송하기 위해서 마스터장치(10)측에 설치되어, 파워신호를 클럭신호에 실어 슬레이브장치(20)로 송신하기 위한 클럭·파워공급부(11)와; 상기 슬레이브장치(20)측에 설치되어 상기 클럭·파워공급부(11)로부터 소정의 신호를 클럭신호와 파워 신호로 분리하기 위한 클릭·파워분리부(21)와; 상기 슬레이브장치(20)측에 설치되어 상기 클럭·파워공급(21)로부터 클럭신호만을 수신하기 위한 클럭수신부(22)와; 상기 슬레이브장치(20)측에 설치되어 상기 클럭·파워 분리부(21)로부터 파워신호만을 수신하기 위한 파워수신부(23)을 포함함을 특징으로 하는 클럭·파워일체형 데이타 전송장치.
  2. 제1항에 있어서, 파워분리부(21)는 클럭수신부(22)와 파워수신부(23)의 입력신호비 설정을 위한 저항(RH,RL)과, 파워수신부 입력신호의 역류방지용 다이오드(D)와 파워수신부의 입력신호의 평활용 콘덴서(C)로 구성됨을 특징으로 하는 클럭·파워일체형 데이타 전송장치.
KR2019900007773U 1990-05-31 1990-05-31 클럭·파워일체형 데이타 전송장치 KR950001231Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900007773U KR950001231Y1 (ko) 1990-05-31 1990-05-31 클럭·파워일체형 데이타 전송장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900007773U KR950001231Y1 (ko) 1990-05-31 1990-05-31 클럭·파워일체형 데이타 전송장치

Publications (2)

Publication Number Publication Date
KR910021196U KR910021196U (ko) 1991-12-20
KR950001231Y1 true KR950001231Y1 (ko) 1995-02-24

Family

ID=19299518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900007773U KR950001231Y1 (ko) 1990-05-31 1990-05-31 클럭·파워일체형 데이타 전송장치

Country Status (1)

Country Link
KR (1) KR950001231Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456739B1 (ko) * 2001-11-28 2004-11-10 삼성전자주식회사 범용직렬버스 시스템에서 전원신호를 이용한 인터럽트신호 발생장치 및 방법
KR100559913B1 (ko) * 2004-01-09 2006-03-13 이기원 전원선을 통한 제어기간의 통신장치

Also Published As

Publication number Publication date
KR910021196U (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
US6448746B1 (en) Multiple phase voltage regulator system
EP1618442B1 (en) Method and system for current sharing among a plurality of power modules
US4806843A (en) D.C. voltage supply circuit
US4963840A (en) Delay-controlled relaxation oscillator with reduced power consumption
CN111934551B (zh) 控制模块及应用其的多相功率变换器
EP0129181A3 (en) Dc-dc converter
GB2121223A (en) Time-division multiplex transmission system
DE69634184T2 (de) Übertragung durch Pulslagenkodierung
KR950001231Y1 (ko) 클럭·파워일체형 데이타 전송장치
EP1490972B1 (en) Optoelectronic receiver circuit for digital communication
US4775841A (en) Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage
US4623800A (en) Clock controlled dual slope voltage to frequency converter
EP0223861A1 (en) Power source for discharge machining
EP0407170B1 (en) Charge pump
US4525674A (en) Circuit for synchronizing a switching power supply to a load clock
US4596984A (en) Digital data input circuit
US4270166A (en) Circuit arrangement for producing a regulated high DC voltage from a three-phase current
US5077488A (en) Digital timing signal generator and voltage regulation circuit
US4755739A (en) Switched direct voltage converter
JPS56125141A (en) Pulse signal transmission system
JP2528131B2 (ja) 電子機器に電流を供給する回路装置
JPH0468650B2 (ko)
JPH0614528Y2 (ja) Ｅｃｌ出力信号伝送回路
WO1991015052A1 (en) Voltage multiplier circuit
JPH03171214A (ja) 印刷配線板とその活線挿入用コネクタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20011214

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee