KR940022707A - Buried gate electrode formation method - Google Patents

Buried gate electrode formation method Download PDF

Info

Publication number
KR940022707A
KR940022707A KR1019930004999A KR930004999A KR940022707A KR 940022707 A KR940022707 A KR 940022707A KR 1019930004999 A KR1019930004999 A KR 1019930004999A KR 930004999 A KR930004999 A KR 930004999A KR 940022707 A KR940022707 A KR 940022707A
Authority
KR
South Korea
Prior art keywords
metal layer
photoresist
buried gate
trench
gate electrode
Prior art date
Application number
KR1019930004999A
Other languages
Korean (ko)
Inventor
정세훈
강호민
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930004999A priority Critical patent/KR940022707A/en
Publication of KR940022707A publication Critical patent/KR940022707A/en

Links

Abstract

본 발명은 절연 기판위에 포토레지스트를 코팅하여 매립 게이트 크기의 개구부를 형성하는 단계 : 개구된 곳에 건식식각으로 절연기판의 일부를 제거하고, 이어서 습식식각에 의해 적어도 게이트 두께 이상의 깊이를 갖는 트렌치를 형성하는 단계 ; 기판 전면에 제1금속층과 제2금속층으로 상기 트렌치 내에 2중 게이트를 형성하는 단계 : 상기 포토레지스트를 제거하고 양극산화하는 단계를 포함하여 트렌치 내에 매립 게이트 전극을 형성함을 특징으로 하는 매립 게이트 전극의 형성방법에 관한 것.The present invention provides a method for forming a buried gate-sized opening by coating a photoresist on an insulated substrate. Doing; Forming a double gate in the trench with a first metal layer and a second metal layer on a front surface of the substrate, wherein the buried gate electrode is formed in the trench, including removing and anodizing the photoresist. Of methods of forming

Description

매립 게이트 전극 형성방법Buried gate electrode formation method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도 내지 제3도는 본 발명의 공정 수순을 보인 공정도이다.1 to 3 are process charts showing the process procedure of the present invention.

Claims (5)

절연 기판위에 포토레지스트를 코팅하여 매립 게이트 크기의 개구부를 형성하는 단계 : 개구된 고셍 건식식각으로 절연기판의 일부를 제거하고, 이어서 습식식각에 의해 적어도 게이트 두께 이상의 깊이를 갖는 트렌치를 형성하는 단계 : 기판 전면에 제1금속층과 제2금속층으로 상기 트렌치 내에 2중 게이트를 형성하는 단계 : 상기 포토레지스트를 제거하고 양극산화하는 단계를 포함하여 트렌치 내에 매립 게이트 전극을 형성함을 특징으로 하는 매립 게이트 전극의 형성방법.Coating a photoresist on the insulating substrate to form an opening of the buried gate size: removing a portion of the insulating substrate by the open high-stain dry etching, and then forming a trench having a depth of at least the gate thickness by wet etching. Forming a double gate in the trench with a first metal layer and a second metal layer on a front surface of the substrate, wherein the buried gate electrode is formed in the trench, including removing and anodizing the photoresist. Method of formation. 제1항에 있어서, 상기 제2금속층은 Ta인 것을 특징으로 하는 매립 게이트 전극의 형성방법.The method of claim 1, wherein the second metal layer is Ta. 제1항 또는 제2항에 있어서, 상기 제1금속층은 A1인 것을 특징으로 하는 매립 게이트 전극의 형성방법.3. The method of claim 1, wherein the first metal layer is A1. 제1항에 있어서, 상기 절연기판은 투명한 유리 또는 SiN4중 어느 하나인 것을 특징으로 하는 매립 게이트 전극의 형성방법.The method of claim 1, wherein the insulating substrate is one of transparent glass or SiN 4 . 제1항에 있어서, 리프트-오프 방법으로 포토레지스트위의 금속층을 동시에 제거되도록 상기 포토레지스트 제거 공정을 실시함을 특징으로 하는 매립 게이트 전극의 형성방법.The method of claim 1, wherein the photoresist removing process is performed to simultaneously remove the metal layer on the photoresist by a lift-off method. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930004999A 1993-03-29 1993-03-29 Buried gate electrode formation method KR940022707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930004999A KR940022707A (en) 1993-03-29 1993-03-29 Buried gate electrode formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004999A KR940022707A (en) 1993-03-29 1993-03-29 Buried gate electrode formation method

Publications (1)

Publication Number Publication Date
KR940022707A true KR940022707A (en) 1994-10-21

Family

ID=66912154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004999A KR940022707A (en) 1993-03-29 1993-03-29 Buried gate electrode formation method

Country Status (1)

Country Link
KR (1) KR940022707A (en)

Similar Documents

Publication Publication Date Title
KR880013239A (en) Connection hole formation method of semiconductor device
KR960024604A (en) Dual channel thin film transistor and its manufacturing method
KR940022707A (en) Buried gate electrode formation method
KR950026037A (en) Thin film transistor
KR960006080A (en) Method of manufacturing thin film transistor
KR930011116A (en) Manufacturing Method of Semiconductor Device
KR950004594A (en) Thin film transistor with improved gate step
KR940016852A (en) Manufacturing Method of Semiconductor Device
KR920015580A (en) Method for producing epiromecelle having a trench structure
KR920010833A (en) Metal wiring formation method of semiconductor device
KR920008957A (en) Method of manufacturing thin film transistor
KR950007100A (en) How to form self-aligned contacts
KR950004598A (en) Method of manufacturing thin film transistor
KR920008896A (en) Cell Junction Formation Method for Highly Integrated Devices
KR910001932A (en) TFT manufacturing method
KR920017212A (en) Trench Formation Method
KR900015359A (en) TFT with double gate structure
KR950021522A (en) Method for forming fine conductive line in semiconductor device
KR960026903A (en) Manufacturing method of thin film transistor for liquid crystal display device
KR930001497A (en) Manufacturing method of thin film transistor for liquid crystal
KR930015095A (en) Thin film transistor
KR890004397A (en) Double metal formation method of integrated circuit
KR910001933A (en) TFT manufacturing method
KR930015068A (en) TFT manufacturing method using gate insulating film with step
KR910005467A (en) Manufacturing Method and Structure of Thin Film Transistor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination