KR940022276A - 병렬연산 처리장치 - Google Patents

병렬연산 처리장치 Download PDF

Info

Publication number
KR940022276A
KR940022276A KR1019940004080A KR19940004080A KR940022276A KR 940022276 A KR940022276 A KR 940022276A KR 1019940004080 A KR1019940004080 A KR 1019940004080A KR 19940004080 A KR19940004080 A KR 19940004080A KR 940022276 A KR940022276 A KR 940022276A
Authority
KR
South Korea
Prior art keywords
data
parallel
reading
storage means
access memory
Prior art date
Application number
KR1019940004080A
Other languages
English (en)
Inventor
노리히사 시로타
야수노부 가토
노보루 오야
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940022276A publication Critical patent/KR940022276A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses

Abstract

본 발명은 복수의 프로세싱소자(1)에 의해 하나의 연산을 분할하여 병렬적으로 행하는 병렬연산 처리장치로서 대규모한 데이타의 연속적인 기입 및 독출을 하는 대용량 시리얼 액세스메모리(2), 소규모한 데이터의 연속적인 기입 및 독출을 행하기위한 소용량 시리얼 액세스메모리(3) 및 소규모한 데이터의 랜덤적인 기입 및 독출을 행하기 위한 고속범용 랜덤 액세스 메모리(4)를 설치하고, 중앙연산유닛(CPU)(5)에 연산규모에 따라서 이들의 메모리(2~4)를 구별진다.
그 효과는 상기 각 시리얼 액세스메모리(3,4)는 연속적인 데이터의 기입 및 돌출을 행하기위해 고속액세스가 가능하며 대기억용량의 것이라도 안가로 제작할 수 있다. 이 때문에 상기 CPU(5)에 있어서의 연산속도의 고속화 및 당해 병렬연산 처리장치의 저가격화를 도모할 수가 있다.

Description

병렬연산 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 관계되는 병렬연산 처리장치에 설치되어 있는 프로세싱소자의 블록도이다.
제2도는 상기 실시예에 관계되는 병렬연산 처리장치의 전체의 구성을 나타내는 블록도이다.

Claims (6)

  1. 연산처리되는 데이터의 제1데이터 및 제2데이터를 제어수단에 의해 분할하여 복수의 연산부에 각각 공급하고 이 복수의 연산부에 있어서, 병렬적으로 연산처리를 하는 병렬연산 처리장치로서, 상기 각 연산부는, 상기 제1데이터의 연속적인 기입 및 독출이 행하여지는 제1기억 수단과, 상기 제2데이터의 기입 및 독출이 행하여지는 제2기억수단과, 상기 제1기억수단 및 상기 제2기억수단에서 독출된 제1데이터 및 제2데이터에 의거해서 연산을 하는 연산수단과, 상기 제어수단에서 공급된 상기 제1데이터 및 제2데이터를 상기 제1기억수단 및 제2기억수단에 공급하는 동시에, 상기 연산수단으로 부터의 연산데이터를 상기 제어 수단에 공급하는 통신수단과, 상기 통신수단에 있어서의 각 데이터의 입출력제어를 하는 통신제어수단으로 구성되는 것을 특징으로 하는 병렬연산 처리장치.
  2. 제1항에 있어서, 상기 제1데이터는 행렬데이터이며, 상기 제2데이터는 벡터데이터인 것을 특징으로 하는 병렬연산 처리장치.
  3. 제1항에 있어서, 상기 제1기억수단은 상기 제1데이터의 연속적인 기입 및 독출을 하는 시리얼 액세스메모리인 것을 특징으로 하는 병렬연산 처리장치.
  4. 제1항에 있어서, 상기 제2기억수단은 상기 제2데이터의 랜덤한 기입 및 독출을 하는 랜덤 액세스메모리인 것을 특징으로 하는 병렬연산 처리장치.
  5. 제1항에 있어서, 상기 제2기억수단은, 상기 제2데이터의 연속적인 기입 및 독출을 하는 시리얼 액세스메모리인것을 특징으로 하는 병렬연산 처리장치.
  6. 제1항에 있어서, 상기 제2기억수단은 상기 제2데이터의 랜덤한 기입 및 독출을 하는 랜덤 액세스메모리 및 상기 제2데이터의 연속적인 기입 및 독출을 하는 시리얼 액세스메모리인 것을 특징으로 하는 병렬연산 처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004080A 1993-03-11 1994-03-03 병렬연산 처리장치 KR940022276A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-050544 1993-03-11
JP5054493 1993-03-11

Publications (1)

Publication Number Publication Date
KR940022276A true KR940022276A (ko) 1994-10-20

Family

ID=12861959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004080A KR940022276A (ko) 1993-03-11 1994-03-03 병렬연산 처리장치

Country Status (5)

Country Link
US (1) US5524264A (ko)
EP (1) EP0615186B1 (ko)
KR (1) KR940022276A (ko)
CN (1) CN1109188A (ko)
DE (1) DE69428818T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2709307B1 (fr) * 1993-08-25 1996-01-26 Toyoda Automatic Loom Works Composition de couche colorante pour un dispositif de formation de couleurs et procédé de fabrication d'un dispositif de formation de couleurs en utilisant la composition.
TW332284B (en) * 1995-10-30 1998-05-21 Sony Co Ltd Method and apparatus for controlling access to a recording disk
EP0834878A2 (en) 1996-10-04 1998-04-08 Sony Corporation Method and device for controlling access to a disc storage device
JPH1165989A (ja) * 1997-08-22 1999-03-09 Sony Computer Entertainment:Kk 情報処理装置
JP4757607B2 (ja) * 2005-11-08 2011-08-24 富士通セミコンダクター株式会社 半導体メモリ
US8543992B2 (en) * 2005-12-17 2013-09-24 Intel Corporation Method and apparatus for partitioning programs to balance memory latency
US11526432B2 (en) * 2018-05-18 2022-12-13 Morumi Co., Ltd. Parallel processing device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314349A (en) * 1979-12-31 1982-02-02 Goodyear Aerospace Corporation Processing element for parallel array processors
US4521851A (en) * 1982-10-13 1985-06-04 Honeywell Information Systems Inc. Central processor
US4594651A (en) * 1984-01-18 1986-06-10 General Electric Company Concurrent processor for control
US5163133A (en) * 1987-02-17 1992-11-10 Sam Technology, Inc. Parallel processing system having a broadcast, result, and instruction bus for transmitting, receiving and controlling the computation of data
US5155820A (en) * 1989-02-21 1992-10-13 Gibson Glenn A Instruction format with designations for operand lengths of byte, half word, word, or double word encoded in address bits
US5253308A (en) * 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing

Also Published As

Publication number Publication date
EP0615186A2 (en) 1994-09-14
DE69428818T2 (de) 2002-08-08
DE69428818D1 (de) 2001-12-06
CN1109188A (zh) 1995-09-27
EP0615186B1 (en) 2001-10-31
EP0615186A3 (en) 1996-08-28
US5524264A (en) 1996-06-04

Similar Documents

Publication Publication Date Title
US5956274A (en) Memory device with multiple processors having parallel access to the same memory area
KR910014830A (ko) 반도체 메모리를 사용한 뉴럴 네트워크 정보처리 장치
KR880011681A (ko) 메모리연결형 파면어레이 프로세서
KR880005511A (ko) 멀티 프로세서 시스템 및 그것에 사용된 코 프로세서
KR890015157A (ko) 고속 디지탈 신호처리 프로세서
KR940022276A (ko) 병렬연산 처리장치
KR900000771A (ko) 병렬처리장치
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
KR880014461A (ko) 논리연산장치
KR960024997A (ko) 다중 명령어 다중 데이타형 신경망 전용 디지탈 어레이 프로세서 및 이를 이용해 구성된 시스템
KR890015129A (ko) 벡터 레지스터 파일
KR20210113099A (ko) 조정 가능한 기능-인-메모리 컴퓨팅 시스템
KR900005296A (ko) 버퍼 기억장치 시스템
KR900018793A (ko) 정렬처리장치의 제어데이타 생성장치
ATE204660T1 (de) Datenfliessbandordnungssystem
JP3333779B2 (ja) 行列演算装置
JPS57113144A (en) Stored program computer
El-Khashab et al. The modular pipeline fast Fourier transform algorithm and architecture
JPH1063647A (ja) 行列演算装置
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR920008597A (ko) 마이크로 컴퓨터
KR930023847A (ko) 병렬 프로세서 시스템
TW202203000A (zh) 用於記憶體內計算的方法及用於計算的系統
KR930010775A (ko) 화상 처리 장치
JPS6151268A (ja) デ−タ処理装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid