KR940020686A - 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법 - Google Patents

선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법 Download PDF

Info

Publication number
KR940020686A
KR940020686A KR1019930001696A KR930001696A KR940020686A KR 940020686 A KR940020686 A KR 940020686A KR 1019930001696 A KR1019930001696 A KR 1019930001696A KR 930001696 A KR930001696 A KR 930001696A KR 940020686 A KR940020686 A KR 940020686A
Authority
KR
South Korea
Prior art keywords
unit
reset
voltage value
programmable logic
logic controller
Prior art date
Application number
KR1019930001696A
Other languages
English (en)
Other versions
KR950007938B1 (ko
Inventor
박경록
Original Assignee
김회수
금성기전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김회수, 금성기전 주식회사 filed Critical 김회수
Priority to KR1019930001696A priority Critical patent/KR950007938B1/ko
Publication of KR940020686A publication Critical patent/KR940020686A/ko
Application granted granted Critical
Publication of KR950007938B1 publication Critical patent/KR950007938B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15097—Power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 선반형 프로그래머블 로직 콘트롤러의 리세트 처리 방법에 관한 것으로, 종래에는 각 유니트마다 불필요한 리세트 검지부가 있어서 회로구성시 많은 면적을 차지하는 문제점이 있다.
따라서 종래의 문제점을 해결하기 위하여 본 발명은 기본 유니트에만 리세트 검지부를 두고 증설유니트의 리세트검지부를 없애는 대신 증설유니트에 전원출력신호를 기본 유니트내 중앙처리부의 아날로그/디지탈 포트로 입력시켜 변환된 값과 기준전압값을 비교하여 각 유니트를 정상동작 또는 정지시키도록 함으로써 시스템을 안정화시켰고, 회로구성시 불필요한 면적을 감소시킨 효과가 있다.

Description

선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 제3도에 있어서 리세트 검지부의 상세 회로도.
제5도는 본 발명 선반형 프로그램머블 로직 콘트롤러의 회로 구성도.
제6도는 본 발명 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법에 대한 흐름도.

Claims (1)

  1. 별도로 장착된 전원부(21)(31)의 전원공급에 따라 각각 운용하는 기본유니트(1)와 증설유니트(2)중 기본유니트(1)의 전원다운시 리세트검지부(25)로부터 바로 리세트신호를 전달받아 상기 기본유니트(1) 및 증설유니트(2)를 함께 정지시키는 단계와, 상기 단계에서 증설유니트(2)의 전원다운시 기본유니트(1)내 중앙처리부(23)의 아날로그/디지탈(A/D) 포트를 통해 변환된 전원전압값을 기준전압값과 비교하는 단계와, 상기 단계에서 변환된 전원전압값이 기준 전압값보다 크면 정상 동작을 하고 전원전압값이 기준전압값보다 작으며, 에러신호를 전송하여 상기 기본 유니트(1) 및 증설유니트(2)를 정지시키는 단계로 이루어짐을 특징으로 하는 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930001696A 1993-02-08 1993-02-08 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법 KR950007938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930001696A KR950007938B1 (ko) 1993-02-08 1993-02-08 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930001696A KR950007938B1 (ko) 1993-02-08 1993-02-08 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법

Publications (2)

Publication Number Publication Date
KR940020686A true KR940020686A (ko) 1994-09-16
KR950007938B1 KR950007938B1 (ko) 1995-07-21

Family

ID=19350543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001696A KR950007938B1 (ko) 1993-02-08 1993-02-08 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법

Country Status (1)

Country Link
KR (1) KR950007938B1 (ko)

Also Published As

Publication number Publication date
KR950007938B1 (ko) 1995-07-21

Similar Documents

Publication Publication Date Title
KR900003705A (ko) 일부 및 시각의 보정방법
KR940002710A (ko) 일반적인 입출력 포트의 인터럽트 장치
KR910003898A (ko) 전원용 모놀리식집적회로
KR950001777A (ko) 반도체 기억 장치
KR850001566A (ko) 마이크로 컴퓨터
KR940020686A (ko) 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법
KR840003159A (ko) 인버어터 제어회로
KR970076821A (ko) 래치회로
KR950025340A (ko) 전자레인지의 인코더 키 입력장치 및 그 장치를 이용한 인터럽트 처리방법
US6459752B1 (en) Configuration and method for determining whether the counter reading of a counter has reached a predetermined value or not
KR950025534A (ko) 인터럽트신호의 멀티플렉싱회로
JPS6225509A (ja) 負荷制御装置
AU597761B2 (en) Improved monitor circuit arrangements
KR100273246B1 (ko) 스테이트머신에러수정장치
KR920005240Y1 (ko) 동기신호 스위칭회로
KR910021165A (ko) 신호 조절 장치
KR940012145A (ko) 이중화시스템의 이중화상태 결정회로
KR910021042A (ko) 타이머 시스템
KR890017612A (ko) 프로그램머블 로직 콘트롤러의 프로그램 카운터
KR950009442A (ko) 어드레스 발생회로
KR970055527A (ko) 출력버퍼 회로
KR930014071A (ko) 인터럽트 제어기
KR930015463A (ko) 패킷처리장치의 이중화 패킷버스 선택회로
KR920004967A (ko) 테스트 환경 구축용 하드웨어 및 소프트웨어
KR970024569A (ko) 시간지연회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee