Claims (3)
복합영상신호(Vi)에서 수직동기신호(Vsyn)을 검출하는 동기신호검출부(1)와, 이 동기신호검출부(1)의 출력(Vsyn)에 따라 펄스(V9)를 발생시키는 펄스발생부(2)와, 이 펄스발생부(2)의 출력(V9)를 에 따라 복합영상신호(Vi)에서 버스트신호(Va)를 검출하는 버스트신호검출부(3)와, 이 버스트신호검출부(3)의 출력(Va)를 클리핑하는 클리퍼(4)와, 이 클리퍼(4)의 출력(Vc)과 상기 동기 신호 검출부(1)의 출력(Vsyn)을 각기 위상제어루프(PLL)시켜 위상 비교하고 전압 제어에 따라 발진신호(V1)(V2)를 각기 출력하는 위상비교발진부(5)(6)와, 이 위상비교 발진부(5)(6)의 출력(V1)(V2)를 각기 N3배, N4배 분주시키는 신호분주기(14C)(14D)와, 이 신호 분주기(14C)의 출력(V8)을 동기신호검출부(1)의 출력(Vsyn)과 위상 비교하고 그 위상차에 따른 직류전압(V3)을 문턱값(TH1)과 비교하는 비교신호출력부(7)와, 상기 신호분주기(14D)의 출력(V9)을 상기 클리퍼(4)의 출력(Vc)과 위상 비교하고 그 위상차에 따른 직류전압(V4)을 문턱값(Th1)과 비교하는 비교신호 출력부(8)와, 상기 비교신호출력부(7)(8)의 출력(V5)(V6)을 논리 조합하는 신호비교부(9)와, 이 신호비교부(9)의 출력(V7)에 따라 상기 위상비교발진부(5)(6)의 출력(V1)(V2)을 선택하여 클럭(CLK)으로 출력시키는 신호스위칭부(10)로 구성한 것을 특징으로 하는 티브이의 색신호 위상검출장치.A sync signal detector 1 for detecting the vertical sync signal Vsyn from the composite video signal Vi, and a pulse generator 2 for generating a pulse V9 in accordance with the output Vsyn of the sync signal detector 1. ), A burst signal detector 3 for detecting the burst signal Va from the composite video signal Vi according to the output V9 of the pulse generator 2, and an output of the burst signal detector 3 The clipper 4 clipping Clip Va and the output Vc of the clipper 4 and the output Vsyn of the synchronous signal detection unit 1 are each phase-controlled loop PLL for phase comparison and voltage control. Therefore, the phase comparison oscillator 5 and 6 outputting the oscillation signals V1 and V2 respectively, and the output V1 and V2 of the phase comparison oscillator 5 and 6 are divided by N3 times and N4 times, respectively. The phase divider 14C and 14D and the output V8 of the signal divider 14C are compared in phase with the output Vsyn of the synchronous signal detection unit 1, and the DC voltage V3 corresponding to the phase difference is compared. Comparison signal output comparing with the threshold value TH1 The phase 7 and the output V9 of the signal divider 14D are compared with the output Vc of the clipper 4, and the DC voltage V4 according to the phase difference is compared with the threshold Th1. A signal comparator 9 for logically combining the comparison signal output section 8, the outputs V5 and V6 of the comparison signal output sections 7 and 8, and the output of the signal comparison section 9 The color signal phase detection of the TV characterized in that it comprises a signal switching unit 10 for selecting the output (V1) (V2) of the phase comparison oscillator (5) (6) according to (V7) and outputs it to the clock CLK. Device.
제1항에 있어서, 비교신호출력부(7)는 동기신호검출부(1)의 출력(Vsyn)과 신호분주기(14C)의 출력(V8)을 위상 비교하는 위상비교기(11C)와, 이 위상비교기(11C)의 출력(V16)을 필터링하여 직류전압인 신호(V17)를 출력하는 루프필터(12C)와, 상기 동기신호검출부(1)의 출력(Vsyn)에 따라 상기 루프필터(12C)의 출력을 수직 동기구간동안 샘플 홀드하는 샘플홀더(15A)와, 이 샘플홀더(15A)의 출력(V3)을 문턱값(Th1)과 비교하는 비교기(16A)로 구성한 것을 특징으로 하는 티브이의 색신호 위상검출장치.The phase comparator 11C according to claim 1, wherein the comparison signal output section 7 includes a phase comparator 11C for phase comparison of the output Vsyn of the synchronization signal detection section 1 with the output V8 of the signal divider 14C. The loop filter 12C for filtering the output V16 of the comparator 11C and outputting the signal V17 which is a DC voltage, and the loop filter 12C according to the output Vsyn of the synchronization signal detection unit 1. The color signal phase of a TV comprising a sample holder 15A for holding an output sample during a vertical synchronization period and a comparator 16A for comparing the output V3 of the sample holder 15A with a threshold Th1. Detection device.
제1항에 있어서, 상기 스위칭부(10)는 신호비교부(9)가 표준신호 판단에 따른 신호(V7)를 출력하면 전압제어발진부(5)의 출력(V1)을 선택하고, 비표준신호판별에 따른 신호(V7)를 출력하면 전압제어발진부(6)의 출력(V2)을 선택하여 클럭(CLK)으로 출력시키는 스위치(SW1)구성한 것을 특징으로 하는 티브이의 색신호 위상 검출장치.The method of claim 1, wherein the switching unit 10 selects the output V1 of the voltage controlled oscillator 5 when the signal comparator 9 outputs the signal V7 according to the standard signal determination, and determines the non-standard signal discrimination. And a switch (SW1) configured to select an output (V2) of the voltage controlled oscillator (6) and output it to the clock (CLK) when the signal (V7) is outputted.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.