KR940012162A - 다른 컴퓨터 시스템과 통신 가능한 데이타 처리 시스템 - Google Patents

다른 컴퓨터 시스템과 통신 가능한 데이타 처리 시스템 Download PDF

Info

Publication number
KR940012162A
KR940012162A KR1019930024708A KR930024708A KR940012162A KR 940012162 A KR940012162 A KR 940012162A KR 1019930024708 A KR1019930024708 A KR 1019930024708A KR 930024708 A KR930024708 A KR 930024708A KR 940012162 A KR940012162 A KR 940012162A
Authority
KR
South Korea
Prior art keywords
address
identification code
memory device
data
latch circuit
Prior art date
Application number
KR1019930024708A
Other languages
English (en)
Other versions
KR0128506B1 (ko
Inventor
야스히로 나까무라
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR940012162A publication Critical patent/KR940012162A/ko
Application granted granted Critical
Publication of KR0128506B1 publication Critical patent/KR0128506B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/903—Querying
    • G06F16/90335—Query processing
    • G06F16/90339—Query processing by using parallel associative memories or content-addressable memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Communication Control (AREA)
  • Memory System (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Abstract

검색 장치(14)는 RAM에 미리 기억된 메세지로써 수신 메세지를 식별하는 것과 마찬가지로 RAM(12)이 최고 우선 순위를 가진 메세지를 조사하기 위해서 다른 컴퓨터 시스템(18)과 통신 가능한 컴퓨터 시스템이 포함되고, CPU(11)가 검색 및 식별을 해제하므로써 주어진 임무의 처리량을 개선시킨다.

Description

다른 컴퓨터 시스템과 통신 가능한 데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 컴퓨터 시스템의 장치를 도시하는 블록도.
제5도는 상기 검색 장치에 의해 실행된 순차적 비교를 도시하는 타이밍 차트 도시도.
제6도는 본 발명에 따란 타 컴퓨터 시스템에 포함된 검색 장치를 도시하는 블록도.

Claims (6)

  1. (a) 프로그램 시퀀스를 실행하는 CPU(11)와, (b) 재기입할 수 있는 방법으로 식별 코드 및 데이타 코드를 가지는 메세지를 각각 기억하기 위해서 복수의 어드레스 가능한 메모리 영역을 구비하는 메모리 장치(1)와, (c) 상기 새로운 메세지의 상기 식별 코드와 일치하는 식별 코드를 가진 상기 메세지중 하나가 할당되는 상기 메모리 영역중 한곳에 기억하기 위해서 식별 코드 및 데이타 코드를 가지는 새로운 메세지를 수신하여, 송신을 나타내는 식별 코드를 가지는 상기 메세지중 하나가 할당된 상기 메모리 영역의 한곳으로부터 판독된 메세지를 나타내는 출력신호(TX)를 발생하도록 작동하는 다른 컴퓨터 시스템과 통신하기 위한 통신 장치(15)를 구비하여 다른 컴퓨터 시스템(18)과 통신할 수 있는 데이타 처리 시스템에 있어서, (d)상기 CPU와 물리적으로 분리된 검색 수단(14;24;34)및 상기 CPU에 의해 동시에 실행할 수 있는 상기 프로그램 시퀀스와 상관없이 상기 통신 장치가 상기 메모리 장치와 통신하기 위해서 상기 메모리 영역중 상기 한곳에 대한 메모리 장치를 조사하는 수단을 특징으로 하는 다른 컴퓨터 시스템(18)과 통신 가능한 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 검색 수단(14)이, 제1 어드레스 버스(17b)를 통하여 상기 메모리 장치(12)의 어드레스부와 접속할 수 있고, 복수의 어드레스 가능한 메모리 영역중 한 어드레스 가능한 메모리 영역을 나타내는 어드레스 신호에 대해 어드레스를 순서대로 증가시키는 어드레스 카운터(14a)와, 상기 어드레스 순서대로 증가시키는 상기 어드레스 신호를 기억하기 위하여 상기 어드레스 카운터와 접속된 제1 래치 회로(14b)와, 상기 제1 래치 회로에 상기 어드레스 신호를 기억하기 위해 제어 신호(BORO)에 응답하고, 제2 어드레스 버스(17c)를 통하여 상기 어드레스 신호를 제공하기 위하여 상기 메모리 장치의 상기 어드레스부와 접속할 수 있는 레지스터(14c)와, 상기 통신 장치(15)와 접속되는 데이타 버스(17a)를 통하여 상기 제1 어드레스 버스를 통하여 전달된 상기 어드레스 신호에 의해 지정된 어드레스 가능한 메모리 영역으로부터 판독된 식별 코드를 기억하기 위하여 상기 메모리 장치(!2)의 데이타부와 접속되는 제2 래치 회로(14d)와, 재기입할 수 있는방법으로 상기 송신에서 나타내는 상기 식별 코드를 기억하기 위해서 상기 제어 신호(BORO)에 응답하는 제3 래치 호로(14e)와, 상기 제2 래치 회로에 상기 식별 코드가 상기 제3 래치 회로에 상기 식별 코드 걸쳐 상기 송신의 우선 순위를 가지는지 여부를 알기 위해서 상기 제2 및 제3 래치 회로(14d/14e)에서 상기 식별 코드에 계산을 실행하여, 상기 제2 래치 회로에 상기 식별 코드가 상기 제3 래치 회로에 식별 코드를 초과하는 우선 순위를 가질때, 상기 제어 신호(BORO)를 발생하는 계산기(14f)를 구비하는 것을 특징으로 하는 데이타 처리 시스템.
  3. 제2항에 있어서, 상기 제2 및 제3 래치 회로중 하나의 식별 코드에 의해 지정된 값으로부터 상기 제2 및 제3 래치 회로중 다른 것의 식별 코드에 의해 지정된 값을 감산하는 감산기(14f)인 것을 특징으로 하는 데이타 처리 시스템.
  4. 제2항에 있어서, 상기 통신 장치가 상기 메모리 장치로부터 제공된 메세지를 나타내는 출력 신호(TX)를 제공하기 위해서 상기 메모리 장치(12)가 상기 데이타 버스(17a)를 통과하고 제2 어드레스 버스(17c)를 통하여 전달되는 상기 어드레스 신호에 의해 지정된 복수의 어드레스 가능 메모리 영역중 한곳으로부터 상기 통신 장치(15)까지 많은 송신 메세지를 제공하는 데이타 처리 시스템.
  5. 제1항에 있어서, 상기 제1 어드레스 버스(17b)를 통하여 상기 메모리 장치의 어드레스부와 접속가능하고, 상기 복수의 어드레스 가능한 메모리 영역중 한 어드레스 가능한 메모리 영역을 나타내는 어드레스 신호에 대한 어드레스를 순차적으로 증가시키는 어드레스카운터(14a)와, 순차적으로 상기 어드레스를 증가하는 상기 어드레스를 기억하기 위하여 상기 어드레스 카운터(14a)와 접속된 재1 래치 회로(14b)와, 상기 제1 래치 회로에 상기 어드레스 신호를 기억하기 위하여 제어 신호(IERO)에 응답하고, 제2 어드레스 버스(17c)를 통하여 상기 어드레스 신호를 제공하는 상기 메모리 장치의 어드레스부와 접속할 수 있는 레지스터(14c)와, 상기 제1 어드레스 버스(17b)를 통하여 전달된 상기 어드레스 신호에 의해 지정되는 상기 어드레스 가능한 메모리 영역으로부터 판독된 상기 식별 코드를 기억하기 위하여 상기 통신 장치(15)와 접속되는 데이타 버스(17a)를 통하여 상기 메모리 장치(!2)의 데이타부와 접속되는 제2 래치 회로와, 상기 새로운 메세지의 식별 코드를 기억하기 위하여 상기 데이타 버스(17a)와 접속된 제 래치 회로(14e)와, 상기 식별 코드가 서로 일치하는지 여부를 알기 위해서 상기 제3래치 회로에 상기 새로운 메세지의 식별 코드와 상기 제2 래치 회로에 기억된 식별 코드를 비교하기 위하여 작동하고, 상기 식별 코드가 다른것과 일치할때 상기 제어 신호를 발생하는 비교기(24f)를 구비하는 데이타 처리 시스템.
  6. 제5하에 있어서, 상기 통신 장치(15)가 제2 어드레스 버스(17c)를 통하여 전달되는 어드레스 신호에 의해 지정된 복수의 어드레스 가능한 메모리 영역 중 한곳에 상기 새로운 메세지의 데이타 코드를 가입하기 위하여 상기 데이타 버스(17a)를 통하여 새로운 메세지의 데이타 코드를 상기 메모리 장치(12)에 제공하는 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024708A 1992-11-19 1993-11-19 다른 컴퓨터 시스템과 통신 가능한 데이타 처리 시스템 KR0128506B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-309916 1992-11-19
JP30991692A JP3190748B2 (ja) 1992-11-19 1992-11-19 Ｒａｍスキャン装置

Publications (2)

Publication Number Publication Date
KR940012162A true KR940012162A (ko) 1994-06-22
KR0128506B1 KR0128506B1 (ko) 1998-04-15

Family

ID=17998891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024708A KR0128506B1 (ko) 1992-11-19 1993-11-19 다른 컴퓨터 시스템과 통신 가능한 데이타 처리 시스템

Country Status (5)

Country Link
US (1) US5507031A (ko)
EP (1) EP0598417B1 (ko)
JP (1) JP3190748B2 (ko)
KR (1) KR0128506B1 (ko)
DE (1) DE69324103T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039973A (ko) * 1998-12-16 2000-07-05 김영환 이동통신 시스템에서 운영체제에 의한 응용 프로그램 시작위치인식방법
KR20190044518A (ko) * 2017-10-20 2019-04-30 그래프코어 리미티드 병렬 컴퓨팅

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918006A (en) * 1994-12-20 1999-06-29 Canon Kabushiki Kaisha Communication device provided with a storage medium for storing a control program
US6108689A (en) * 1996-10-11 2000-08-22 International Business Machines Corporation Method and system for processing messages in a distributed computing environment
US6996820B1 (en) 1999-04-05 2006-02-07 Cisco Technology, Inc. Efficient multiple priority list memory system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512134A (en) * 1967-04-03 1970-05-12 Burroughs Corp Apparatus for performing file search in a digital computer
US4152762A (en) * 1976-03-03 1979-05-01 Operating Systems, Inc. Associative crosspoint processor system
FR2348543A1 (fr) * 1976-04-15 1977-11-10 Honeywell Bull Soc Ind Memoire vive associative
US4197588A (en) * 1977-01-25 1980-04-08 International Business Machines Corporation Segmented storage logging and controlling for random entity selection
US4145737A (en) * 1977-04-19 1979-03-20 Semionics Associates Associative memory device with time shared comparators
DE3104941A1 (de) * 1981-02-11 1982-08-26 Siemens AG, 1000 Berlin und 8000 München Mikrorechnersystem zum raschen auffinden von kennzeichenbloecken
IT1140233B (it) * 1981-10-20 1986-09-24 Italtel Spa Unita' di controllo dei circuiti di interfaccia di ingresso-uscita di un elaboratore elettronico
JPS619748A (ja) * 1984-06-25 1986-01-17 Nec Corp 入出力制御装置
JPS62224823A (ja) * 1986-03-26 1987-10-02 Nec Corp ランキング装置
EP0321493A4 (en) * 1986-08-22 1991-11-21 Commonwealth Scientific And Industrial Research Organisation A content-addressable memory system
JPH0714164B2 (ja) * 1987-02-19 1995-02-15 富士通株式会社 ヘッダ駆動パケット交換機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039973A (ko) * 1998-12-16 2000-07-05 김영환 이동통신 시스템에서 운영체제에 의한 응용 프로그램 시작위치인식방법
KR20190044518A (ko) * 2017-10-20 2019-04-30 그래프코어 리미티드 병렬 컴퓨팅

Also Published As

Publication number Publication date
US5507031A (en) 1996-04-09
KR0128506B1 (ko) 1998-04-15
EP0598417A2 (en) 1994-05-25
JP3190748B2 (ja) 2001-07-23
JPH06161866A (ja) 1994-06-10
EP0598417A3 (en) 1994-06-15
DE69324103T2 (de) 1999-12-09
EP0598417B1 (en) 1999-03-24
DE69324103D1 (de) 1999-04-29

Similar Documents

Publication Publication Date Title
US4285049A (en) Apparatus and method for selecting finite success states by indexing
KR840001730A (ko) 하드웨어 모니터링 인터페이스 유니트에 사용되는 프로그래머블 매트릭스
JPH08123919A (ja) 非接触ｉｃカードシステムおよびその通信方法
KR950034265A (ko) 연상메모리
KR840008849A (ko) 버퍼 기억장치 제어 시스템
KR950034267A (ko) 연상메모리
KR940018762A (ko) 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법
US3290659A (en) Content addressable memory apparatus
KR950015105A (ko) 데이타 패킷이 네트원크내의 컴퓨터로 번지 지정되는지를 결정하는 방법 및 장치
US4319322A (en) Method and apparatus for converting virtual addresses to real addresses
KR940012162A (ko) 다른 컴퓨터 시스템과 통신 가능한 데이타 처리 시스템
US7386660B2 (en) CAM with automatic writing to the next free address
HU176777B (en) Device for reducing instruction execution time in computer of indirect addressed data memory
US5313632A (en) Method for processing data in a distributed processing system
GB2182789A (en) A content addressable memory
US20050162879A1 (en) Automatic learning in a CAM
US3996569A (en) Information storage systems and input stages therefor
KR950001482A (ko) 데이타 플로우 제어장치 및 메모리장치
US4356547A (en) Device for processing telephone signals, including a processor and a preprocessor sharing a common memory
EP0162928A1 (en) Microprogram control method
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR960002032A (ko) 인터페이스 장치
US20020147863A1 (en) Receiving device for receiving data
JPH0746362B2 (ja) 文字列照合方法
US6934172B2 (en) Priority encoder for successive encoding of multiple matches in a CAM

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041025

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee