KR940011697B1 - Chip-type capacitor for eliminating noise according to electromagnetic wave - Google Patents
Chip-type capacitor for eliminating noise according to electromagnetic wave Download PDFInfo
- Publication number
- KR940011697B1 KR940011697B1 KR1019920011796A KR920011796A KR940011697B1 KR 940011697 B1 KR940011697 B1 KR 940011697B1 KR 1019920011796 A KR1019920011796 A KR 1019920011796A KR 920011796 A KR920011796 A KR 920011796A KR 940011697 B1 KR940011697 B1 KR 940011697B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal line
- electrode means
- ground
- stacked
- internal electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
Abstract
Description
제1도는 종래의 3단자 칩형 캐패시터의 내부전극형상 및 적층구조도.1 is an internal electrode shape and a laminated structure diagram of a conventional three-terminal chip capacitor.
제2도는 3단자 칩형 캐패시터의 사시도.2 is a perspective view of a three-terminal chip capacitor.
제3도는 3단자 칩형 캐패시터의 전기적 등가회로도.3 is an electrical equivalent circuit diagram of a three-terminal chip capacitor.
제4도는 본 발명에 따른 일 실시예의 내부전극형상 및 적층구조도.4 is an internal electrode shape and a laminated structure of an embodiment according to the present invention.
제5도는 본 발명에 따른 일 실시예의 내부전극 형성도.5 is a view illustrating the formation of an internal electrode according to an embodiment of the present invention.
제6도는 본 발명에 따른 일 실시예의 내부전극형상 및 적층구조도.6 is an internal electrode shape and a laminated structure diagram of an embodiment according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 유전체 2 : 신호선용 내부전극1 dielectric 2 internal electrode for signal line
3', 3", 4 : 접지용 내부전극 5', 5" : 외부단자3 ', 3 ", 4: Internal electrode for ground 5', 5": External terminal
6, 6" : 접지단자 7', 7" : 신호선6, 6 ": Ground terminal 7 ', 7": Signal line
본 발명은 전자파 잡음 제거용 칩형 캐패시터에 관한 것으로, 특히 내부전극형상이 개선된 전자파 잡음 제거용 칩형 캐패시터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type capacitor for removing electromagnetic noise, and more particularly, to a chip type capacitor for removing electromagnetic noise with improved internal electrode shape.
일반적으로, 컴퓨터 통신기기등 전자기기에서 신호선에 포함된 잡음을 접지로 바이패스시켜 제거하기 위하여 신호선과 접지사이에 캐패시터를 사용한다. 그러나 일단 2단자 캐패시터는 인덕턴스가 커서 고주파잡음을 효과적으로 제거하지 못하므로 3단자 캐패시터를 사용한다.In general, a capacitor is used between the signal line and the ground to remove noise included in the signal line by electronic devices such as a computer communication device to the ground. However, once the two-terminal capacitor has a large inductance, the high-frequency noise can not be effectively removed, so the three-terminal capacitor is used.
종래 기술을 첨부된 도면 제1도 내지 제3도를 참조하여 자세히 설명하면, 제1도는 종래의 3단자 칩형 캐패시터의 내부전극형상 및 적층구조도이고, 제2도는 3단자 칩형 캐패시터의 사시도이고, 제3도는 상기 제1도의 등가회로도이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The prior art will be described in detail with reference to FIGS. 1 to 3, wherein FIG. 1 is an internal electrode shape and a laminated structure diagram of a conventional three-terminal chip capacitor, and FIG. 2 is a perspective view of a three-terminal chip capacitor. 3 is an equivalent circuit diagram of FIG.
도면에서 1은 유전체, 2는 신호선용 내부전극, 3', 3" 및 4는 접지와 연결되어 고주파 잡음의 통로로 이용하는 접지용 내부전극 5', 5"은 외부단자, 6', 6"은 접지단자, 7', 7"은 신호선을 각각 나타낸다.In the drawings, 1 is a dielectric, 2 is an internal electrode for signal lines, 3 ', 3 "and 4 are connected to ground, and grounded electrodes 5', 5" are external terminals, 6 'and 6 "are used as a path for high frequency noise. Ground terminals 7 'and 7 "respectively represent signal lines.
우선, 제1도에서 내부전극(2)는 제2도의 3단자 칩형 캐패시터 외부단자(5', 5")에 전기적으로 연결되어 신호를 전달하는 신호선의 일부분으로 사용하는 내부전극이다.First, in FIG. 1, the internal electrode 2 is an internal electrode that is electrically connected to the external terminal 5 ', 5 "of the 3-terminal chip capacitor of FIG. 2 and used as a part of a signal line for transmitting a signal.
내부전극(3', 4)는 접지단자(6', 6")와 연결되어 제거되는 고주파 잡음의 통로로 사용하는 내부전극이며, 내부전극의 등가직렬저항을 줄이기 위하여 두개의 내부전극으로 적층한 3단자 칩형 캐패시터의 적층구조이다. 이러한 3단계 캐패시터는 신호선(7', 7")사이에 삽입되어 신호선으로 흐르는 고주파 잡음을 제거한다.The internal electrodes 3 'and 4 are internal electrodes used as a path of high frequency noise removed by being connected to the ground terminals 6' and 6 ", and are stacked with two internal electrodes to reduce the equivalent series resistance of the internal electrodes. It is a stacked structure of three-terminal chip type capacitors. These three-stage capacitors are inserted between signal lines 7 'and 7 "to remove high frequency noise flowing to the signal lines.
이러한 3단자 칩형 캐패시터의 전기적 등가회로를 제3도에 나타내었다.An electrical equivalent circuit of such a three-terminal chip capacitor is shown in FIG.
제3도에서 코일 Lp와 저항 Rp는 각각 신호선의 일부분으로 사용되는 내부전극의 인덕턴스와 저항성분이며, 코일 Ls와 저항 Rs는 접지와 연결되어 고주파 잡음의 통로로 사용되는 내부전극의 인덕턴스와 저항성분을 각각 나타낸다. 그리고 캐패시터 C는 신호선으로 사용되는 내부전극(2)과 접지에 연결되는 내부전극(3') 사이의 유전체에 의한 정전용량이며 여기서 G는 유전체저항의 역수로 등가병렬 콘덕턴스이다. 접지에 연결되는 내부전극(3')의 등가직렬저항을 줄이기 위하여 내부전극(3')에 의한 소자 임피던스의 실수부인 등가직렬저항을 작게하여야 한다. 그리고 3단자 칩형 캐패시터의 내부전극 재질이 제조단가의 50~80%정도 차지함을 고려할때 내부전극의 면적을 작게하여 제조단가를 절감하여야 한다.In FIG. 3, the coil Lp and the resistor Rp are inductance and resistance components of the internal electrode used as part of the signal line, respectively, and the coil Ls and the resistor Rs are connected to the ground, and the inductance and resistance components of the internal electrode used as a path of high frequency noise. Respectively. Capacitor C is a capacitance caused by a dielectric between an internal electrode 2 used as a signal line and an internal electrode 3 'connected to ground, where G is an equivalent parallel conductance inversely of the dielectric resistance. In order to reduce the equivalent series resistance of the internal electrode 3 'connected to the ground, the equivalent series resistance, which is a real part of the device impedance by the internal electrode 3', must be reduced. And considering that the internal electrode material of the 3-terminal chip type capacitor occupies about 50-80% of the manufacturing cost, the manufacturing cost should be reduced by reducing the area of the internal electrode.
그러나, 종래의 칩형 캐패시터는 제거되는 고주파 잡음으로 인한 열이 발생하여 온도가 상승되는 점과 고가의 재질을 사용해야 하는 내부전극 면적이 넓어 비경제적인 점 등의 많은 문제점을 내포하고 있었다.However, the conventional chip type capacitors have many problems such as heat generation due to high frequency noise to be removed and an increase in temperature and a large area of internal electrodes requiring expensive materials.
따라서 본 발명의 목적은 전자파 잡음제거용 캐패시터에서 접지에 연결되는 내부전극의 형상 적층 형태를 개선하여 동일 정전용량에서 고주파 잡음의 삽입손실을 크게하고 전력소모에 의한 열의 발생과 온도상승을 억제하도록 등가직렬저항과 인덕턴스를 줄이고 캐패시터의 내부전극을 적게 사용하여 제조단가를 줄이는 전자파 잡음 제거용 칩형 캐패시터를 제공함에 그 목적이 있다.Therefore, an object of the present invention is to improve the shape stacking shape of the internal electrode connected to the ground in the electromagnetic noise canceling capacitor to increase the insertion loss of high frequency noise at the same capacitance, and to suppress the generation of heat and the temperature rise due to power consumption. It is an object of the present invention to provide a chip type capacitor for eliminating electromagnetic noise by reducing the series resistance and inductance and reducing the manufacturing cost by using less capacitor internal electrodes.
상기 목적을 달성하기 위하여 본 발명은 신호선의 일부로 사용되는 내부전극과 접지에 연결되는 내부전극이 유전체를 사이에 두고 다수의 층으로 적층되어 있고, 신호선에 연결되는 외부단자 및 접지선에 연결되는 접지단자를 구비하고 있는 3단자 칩형 캐패시터에 있어서, 상기 양측 접지단자에 각각 연결되고 최상층 및 최하층에 적층되는 한 조의 접지용 전극수단, 상기 한조의 접지용 전극수단 사이에 적층되되, 적어도 한조 이상으로 적층되어 신호선의 일부분으로 사용되는 신호선용 전극수단 및 상기 신호선용 전극수단의 한조를 이루는 두 신호선용 전극수단사이에 각각 적층되되, 적어도 두개 이상의 전극이 각각 교번적으로 상호 반대방향 접지단자에만 연결되도록 형성된 고주파 잡음 통로로 전극수단을 구비하고 있는 것을 특징으로 한다.In order to achieve the above object, the present invention provides an internal electrode used as part of a signal line and an internal electrode connected to ground, which are stacked in a plurality of layers with a dielectric interposed therebetween, and an external terminal connected to a signal line and a ground terminal connected to a ground line. In the three-terminal chip type capacitor having a, it is laminated between a set of grounding electrode means, the set of grounding electrode means connected to each of the two ground terminals and stacked on the uppermost layer and the lowermost layer, and is laminated at least one set or more A high frequency stacked between the signal line electrode means used as part of the signal line and the two signal line electrode means constituting the pair of the signal line electrode means, each of which at least two electrodes are alternately connected to only opposite ground terminals An electrode means is provided as a noise passage.
또한 본 발명은 신호선의 일부로 사용되는 내부전극과 접지에 연결되는 내부전극의 유전체를 사이에 두고 다수의 층으로 적층되어 있고, 신호선에 연결되는 외부단자 및 접지선에 연결되는 접지단자를 구비하고 있는 3단자 칩형 캐패시터에 있어서, 상기 양측 접지단자에 각각 연결되고 최상층 및 최하층에 적층되는 한조의 접지용 전극수단, 상기 한조의 접지용 전극수단 사이에 적층되되, 적어도 한조이상으로 적층되어 신호선의 일부분으로 사용되는 신호선용 전극수단 및 상기 신호선용 전극수단의 한조를 이루는 두 신호선용 전극 수단 사이에 각각 하나씩 적층되며 상기 각조의 신호선용 전극수단 사이에 적층된 전극이 각각 교번적으로 상호 반대 방향 접지단자에만 연결되도록 형성된 고주파 잡음 통로용 전극수단을 구비하고 있는 것을 특징으로 한다.In addition, the present invention is laminated in a plurality of layers with an internal electrode used as part of the signal line and the dielectric of the internal electrode connected to the ground interposed therebetween, and having an external terminal connected to the signal line and a ground terminal connected to the ground line In a terminal chip type capacitor, a pair of grounding electrode means connected to both ground terminals and stacked on the uppermost layer and the lowermost layer, and stacked between the set of grounding electrode means, are stacked at least one set to be used as part of a signal line Each one of the signal line electrode means and the two signal line electrode means constituting the pair of the signal line electrode means is stacked one by one, and the electrodes stacked between the signal line electrode means of each set are connected only to the opposite ground terminal alternately Characterized in that it comprises an electrode means for a high frequency noise passage so formed Shall be.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제4도는 본 발명에 따른 일 실시예의 내부전극형상과 적층구조를 나타낸 것이다.Figure 4 shows the internal electrode shape and the laminated structure of an embodiment according to the present invention.
도면에서 1은 유전체, 2는 신호선용 내부전극, 3', 3" 및 4는 접지와 연결되어 고주파 잡음의 통로로 이용하는 접지용 내부전극을 각각 나타낸다.In the drawings, 1 is a dielectric, 2 is a signal line internal electrode, and 3 ', 3 ", and 4 are ground internal electrodes connected to ground and used as a path for high frequency noise, respectively.
우선, 제4도에서 최상층과 최하층의 내부전극(4', 4")은 접지에 연결되는 내부전극(3', 3")들의 전위가 일치되도록 하고, 3단자 칩형 캐패시터를 실제 사용할때, 3단자 칩형 캐패시터의 한 접지단자(6' 혹은 6")가 접지선에서 단락되어도 내부전극(3', 3")들이 기능을 수행할 수 있도록 양측면의 접지단자(제2도의 6', 6')에 모두 연결한다.First, in FIG. 4, the innermost electrodes 4 'and 4 "of the uppermost layer and the lowermost layer make the potentials of the inner electrodes 3' and 3" connected to the ground coincide, and when the three-terminal chip type capacitor is actually used, Even if one ground terminal (6 'or 6 ") of the terminal chip type capacitor is short-circuited from the ground line, the ground terminals (6' and 6 'in FIG. 2) on both sides are provided so that the internal electrodes 3' and 3" can function. Connect them all.
그러나 신호선의 일부분으로 사용되는 내부전극(2)의 사이마다 각각 적층되며 접지단자에 연결되는 두개이상의 내부전극(3', 3")들은 각각 교번적으로 상호 반대방향의 한쪽 접지단자(6', 6")에만 연결되도록 내부전극을 형성하여 내부전극(3')과 내부전극(3")에서 흐르는 전류의 흐름이 서로 상반되도록 함으로써, 전자장이 서로 상쇄되어 고주파에서 등가직렬저항을 감소시킬 수 있으며, 인덕턴스도 감소시키는 것이다.However, two or more internal electrodes 3 'and 3 "stacked between the internal electrodes 2 used as part of the signal line and connected to the ground terminals are alternately disposed on one ground terminal 6', alternately opposite to each other. By forming the internal electrode so as to be connected only to 6 "), the currents flowing from the internal electrode 3 'and the internal electrode 3" are opposed to each other, so that the electromagnetic fields cancel each other and reduce the equivalent series resistance at high frequencies. The inductance is also reduced.
상기 실시예에서는 상기 제4도에 도시된 바와 같이 상기 내부전극(3', 3")을 T자형태에서의 연결부에 일정부분을 상기 신호선용 내부전극(2)과 직각방향으로 깊게 함몰시켜 요철부 형성하였다. 이는 제5도에 설명할 효과를 얻기위한 것으로 본 발명의 다른 실시예에서 더욱 자세히 설명할 것이다.In the above embodiment, as shown in FIG. 4, the internal electrodes 3 'and 3 "are recessed in a portion perpendicular to the signal line internal electrode 2 by recessing a portion of the internal electrodes 3' and 3" in the T-shape. This is to obtain the effect described in Figure 5, which will be described in more detail in another embodiment of the present invention.
본 발명의 다른 실시예인 내부전극형상을 도시해 주고 있는 제5도는 상기 제4도의 내부전극(3', 3")과 대체할 수 있는 것으로 50% 내지 80%의 제조가격을 차지하는 내부전극을 적게 사용하면서 종래와 동일한 유효면적을 가져 정전용량의 감소가 없고 주파수가 높아질수록 소자의 등가직렬저항을 많이 감소시킬 수 있어 전력손실에 의한 열의 발생과 온도 상승을 막을 수 있도록 상기 제4도의 내부전극(3', 3")의 상기 요철부를 직각으로 더 형성한 것이다.5 illustrates an internal electrode shape, which is another embodiment of the present invention, which can be replaced with the internal electrodes 3 'and 3 "of FIG. In use, the same effective area as in the prior art has no reduction in capacitance, and as the frequency increases, the equivalent series resistance of the device can be reduced a lot, thereby preventing the generation of heat and the temperature rise due to power loss. 3 ", 3 ") are further formed at right angles.
본 발명의 또다른 실시예인 제6도 자세히 설명하면 다음과 같다. 신호선으로 동작되는 내부전극(2) 사이마다, 접지에 연결되는 내부전극 3' 또는 3"을 각각 하나씩 할당하여 적층시킨 구조로서, 각각의 신호선을 내부전극(2)간에 적층되는 고주파 잡음 통로용 내부전극(3' 또는 3")을 교번적으로 상호 반대방향의 한쪽 접지단자(6' 또는 6")에만 연결되도록 내부전극을 형성하여 내부전극을 흐르는 전류에 의한 전자장이 서로 상쇄되어 고주파에서 등가직렬저항 및 인덕턴스를 감소시킨다.6, which is another embodiment of the present invention, is described in detail as follows. A structure in which the internal electrodes 3 'or 3 "connected to the ground are allotted and stacked between the internal electrodes 2 operated as signal lines, and each signal line is stacked between the internal electrodes 2 for the high frequency noise passage. The internal electrodes are formed such that the electrodes 3 'or 3 "are alternately connected to only one ground terminal 6' or 6" in opposite directions, so that the electromagnetic fields due to the current flowing through the internal electrodes are canceled with each other so as to be equivalent in series at a high frequency. Reduces resistance and inductance.
상기 실시예에서도 상기 제4도의 내부전극(3', 3")과 같은 전극을 사용하였다.In this embodiment, the same electrode as the internal electrodes 3 'and 3 "of FIG. 4 was used.
따라서, 상술한 바와 같은 본 발명은 다음의 효과를 갖는다.Therefore, the present invention as described above has the following effects.
내부전극재질은 적게 사용하지만 신호선의 일부분으로 사용되는 내부전극과 접지에 연결되는 내부전극에 의해 정전용량을 결정하는 유효전극 면적은 같으므로 정전용량의 감소는 없으며 주파수가 높아질수록 소자의 등가직렬저항을 많이 감소시킬 수 있어 전력손실에 의한 열의 발생과 온도상승을 막을 수 있다. 또한 고주파에서 잡지에 연결되는 내부전극의 인덕턴스도 많이 감소하며 고주파에서 임피던스도 작게되어 전자파 잡음을 제거하기에 유리한 장점이 있다. 또한 고가의 내부전극 재질을 적게 사용하므로 제조단가를 절감할 수 있다.Although the internal electrode material is used less, the effective electrode area which determines the capacitance by the internal electrode used as part of the signal line and the internal electrode connected to the ground is the same.Therefore, there is no reduction in capacitance.The higher the frequency, the equivalent series resistance of the device It can reduce a lot and prevent heat generation and temperature rise by power loss. In addition, the inductance of the internal electrode connected to the magazine at a high frequency is also greatly reduced, and the impedance at the high frequency is small, which is advantageous to remove the electromagnetic noise. In addition, the use of less expensive internal electrode material can reduce the manufacturing cost.
따라서 본 발명의 전자파 잡음 제거용 칩형 캐패시터는 컴퓨터, 통신기기등 전자기기의 신호선에서 많이 문제되고 있는 고주파 잡음제거를 위하여 사용하면 큰 효과를 얻을 수 있다.Therefore, the chip type capacitor for removing electromagnetic noise of the present invention can obtain a great effect when it is used for high frequency noise removal which is a problem in signal lines of electronic devices such as computers and communication devices.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920011796A KR940011697B1 (en) | 1992-07-02 | 1992-07-02 | Chip-type capacitor for eliminating noise according to electromagnetic wave |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920011796A KR940011697B1 (en) | 1992-07-02 | 1992-07-02 | Chip-type capacitor for eliminating noise according to electromagnetic wave |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940002877A KR940002877A (en) | 1994-02-19 |
KR940011697B1 true KR940011697B1 (en) | 1994-12-23 |
Family
ID=19335787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920011796A KR940011697B1 (en) | 1992-07-02 | 1992-07-02 | Chip-type capacitor for eliminating noise according to electromagnetic wave |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940011697B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372848B1 (en) * | 2000-02-09 | 2003-02-19 | 주식회사 이노칩테크놀로지 | Integrated chip part with low inductance for high frequency and fabricating method therefor |
-
1992
- 1992-07-02 KR KR1019920011796A patent/KR940011697B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940002877A (en) | 1994-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2878919B2 (en) | Chip type capacitor for high frequency noise removal | |
US6097581A (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
US5909350A (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
US7443647B2 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
US5392019A (en) | Inductance device and manufacturing process thereof | |
US6594128B2 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
US9397632B2 (en) | Filter | |
US7251115B2 (en) | Multilayer capacitor | |
KR100495871B1 (en) | Lead-through type filter with built-in square shape elements | |
US6498710B1 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
JP2008099326A (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
EP0393644B1 (en) | LC noise filter | |
KR940011697B1 (en) | Chip-type capacitor for eliminating noise according to electromagnetic wave | |
KR20000048663A (en) | Passive network in the form of a chip | |
KR940008699B1 (en) | Chip-type capacitor for elimination of high frequency noise | |
KR940008698B1 (en) | Chip-type capacitor having uneven inner electric poles | |
JPH0416012A (en) | Noise filter | |
US6717054B2 (en) | Bus bar with frequency-filtering geometry | |
JPH02299308A (en) | Lc noise filter | |
JPH0922831A (en) | Laminated complex electronic component | |
JPH04154102A (en) | Composite electronic component | |
JP2003249832A (en) | Emi filter | |
JP2721227B2 (en) | LC noise filter and PC board using the same | |
JPH09270357A (en) | Chip type capacitor | |
MXPA06006450A (en) | Internally shielded energy conditioner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20031128 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |