KR940008699B1 - Chip-type capacitor for elimination of high frequency noise - Google Patents
Chip-type capacitor for elimination of high frequency noise Download PDFInfo
- Publication number
- KR940008699B1 KR940008699B1 KR1019910026047A KR910026047A KR940008699B1 KR 940008699 B1 KR940008699 B1 KR 940008699B1 KR 1019910026047 A KR1019910026047 A KR 1019910026047A KR 910026047 A KR910026047 A KR 910026047A KR 940008699 B1 KR940008699 B1 KR 940008699B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal line
- high frequency
- ground
- frequency noise
- electrode means
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 230000005672 electromagnetic field Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
제1도는 종래의 3단자 칩형 캐패시터의 내부전극 형성 및 적층구조도.1 is a diagram illustrating the internal electrode formation and stacking structure of a conventional three-terminal chip type capacitor.
제2도는 일반적인 3단자 칩형 캐패시터의 외형도.2 is an external view of a typical three-terminal chip capacitor.
제3도는 3단자 칩형 캐패시터의 전기적 등가회로도.3 is an electrical equivalent circuit diagram of a three-terminal chip capacitor.
제4도는 본 발명에 의한 칩형 캐패시터의 일실시예의 내부전극형상 및 적층구조도.4 is an internal electrode shape and a lamination structure diagram of an embodiment of a chip type capacitor according to the present invention.
제5도는 본 발명에 의한 칩형 캐패시터의 다른 실시예의 내부전극형장 및 적층구조도.5 is an internal electrode shape and a lamination structure diagram of another embodiment of a chip type capacitor according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 유전체 2 : 신호선용 내부전극1 dielectric 2 internal electrode for signal line
3',3",3a',3a",3b',3b" : 고주파 잡음 통로용 내부전극3 ', 3 ", 3a', 3a", 3b ', 3b ": Internal electrode for high frequency noise passage
4',4" : 접지용내부전극 5',5":외부단자4 ', 4 ": Grounding internal electrode 5', 5": External terminal
6',6" : 접지단자 7',7" : 신호선6 ', 6 ": Ground terminal 7', 7": Signal line
본 발명은 컴퓨터, 통신기기등 전자기기에서 발생하는 고주파 잡음을 제거하기 위하여 사용하는 전자부품에 관한 것으로, 특히 내부전극형상이 개선된 고주파 잡음 제거용 칩형 캐패시터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electronic components used to remove high frequency noise generated in electronic devices such as computers and communication devices. More particularly, the present invention relates to a chip capacitor for removing high frequency noise.
종래의 것으로서, 신호선에 포함된 고주파 잡음을 제거하기 위하여 신호선과 접지사이에 삽입하는 3단자 캐패시터의 적층구조 및 내부전극 형상을 제1도에 나타내었다.In the related art, the lamination structure and internal electrode shape of a three-terminal capacitor inserted between the signal line and the ground to remove high frequency noise included in the signal line are shown in FIG. 1.
제1도에서 내부전극(2)은 제2도의 3단자 칩형 캐패시터 외부단자(5',5")에 전기적으로 연결되어 신호를 전달하는 신호선의 일부분으로 사용하는 전극이다.In FIG. 1, the internal electrode 2 is an electrode which is electrically connected to the external terminal 5 ', 5 "of the three-terminal chip capacitor of FIG. 2 and used as a part of a signal line for transmitting a signal.
내부전극(3',3'')은 접지단자(6',6")와 연결되어 제거되는 고주파 잡음의 통로로 사용하는 전극이며, 내부전극의 등가 직렬저항을 줄이기 위하여 두개의 내부전극으로 적층한 3단자 칩형 캐패시터의 적층구조를 가진다. 이러한 구조의 3단자 캐패시터는 신호선(7',7")사이에 삽입되어 신호선으로 흐르는 고주파 잡음을 제거한다.The internal electrodes 3 'and 3' 'are electrodes used as a path of high frequency noise removed by being connected to the ground terminals 6' and 6 ", and are stacked with two internal electrodes to reduce the equivalent series resistance of the internal electrodes. It has a stacked structure of one 3-terminal chip type capacitor. A three-terminal capacitor of this structure is inserted between signal lines 7 'and 7 "to remove high frequency noise flowing to the signal lines.
이러한 3단자 칩형 캐패시터의 전기적 등가회도를 제3도에 나타내었다.FIG. 3 shows an electrical equivalent circuit of the three-terminal chip capacitor.
제3도에서 Lp와 Rp는 신호선의 일부분으로 사용되는 내부전극의 인덕턴스와 저항성분이며, Ls와 Rs는 접지와 연결되어 고주파 잡음의 통로로 사용되는 내부전극의 인덕턴스와 저항성분이다. C는 신호선으로 사용되는 내부전극(2)과 접지에 연결되는 내부전극(3'혹은 3") 사이의 유전체에 의한 정전용량이며, G는 유전체저항의 역수로 등가병렬 콘덕턴스이다.In FIG. 3, L p and R p are inductance and resistance components of an internal electrode used as part of a signal line, and L s and R s are inductance and resistance components of an internal electrode used as a path of high frequency noise connected to ground. C is the capacitance caused by the dielectric between the internal electrode 2 used as the signal line and the internal electrode 3 'or 3 "connected to ground, and G is the equivalent parallel conductance with the inverse of the dielectric resistance.
일반적으로 3단자 칩형 캐패시터는 신호선의 일부분으로 사용되는 내부전극(2)과 접지에 연결되는 내부전극(3',3")을 유전체 사이에 두고 복수로 적층한 구조로 되어 있다.In general, a three-terminal chip type capacitor has a structure in which a plurality of internal electrodes 2, which are used as part of a signal line, and internal electrodes 3 ', 3 "connected to ground are sandwiched between dielectrics.
그리고 신호선의 일부분으로 이용하는 내부전극(2)으로 신호주파수와 고주파 잡음이 혼합되어 통과할 때 유전체와 접지에 연결되는 내부전극(3',3")을 통하여 고주파 잡음이 제거되며, 제거되는 잡음의 주파수는 접전용량과 접지와 연결되는 내부전극의 인덕턴스에 의해 결정된다. 따라서 동일한 정전용량으로 고주파의 노이즈를 제거하기 위해서는 접지와 연결되는 내부전극의 인덕턴스 값을 작게 하여야 한다.When the signal frequency and the high frequency noise pass through the internal electrode 2 used as a part of the signal line, the high frequency noise is removed through the internal electrodes 3 'and 3 "connected to the dielectric and the ground. The frequency is determined by the capacitance and the inductance of the internal electrode connected to the ground, so in order to remove high frequency noise with the same capacitance, the inductance value of the internal electrode connected to the ground must be reduced.
또한 제거되는 고주파 잡음으로 인한 열의 발생과 온도상승을 억제하기 위하여 3단자 칩형 캐패시터의 유전체와 접지에 연결되는 내부전극(3',3")에 의한 소자 임피던스의 실수부인 등가 직결저항을 작게 하여야 한다.In addition, in order to suppress heat generation and temperature rise due to the removed high frequency noise, the real direct equivalent resistance of the device impedance by the dielectric of the three-terminal chip capacitor and the internal electrodes 3 'and 3 "connected to the ground should be reduced. .
그리고 3단자 칩형 캐패시터의 내부전극 재질이 제조단가의 50∼80% 정도 차지함을 고려할 때 내부전극의 면적을 작게 할 수록 제조단가를 절감할 수 있는 것임을 알 수 있다.In addition, considering that the internal electrode material of the three-terminal chip type capacitor occupies about 50 to 80% of the manufacturing cost, the smaller the area of the internal electrode, the lower the manufacturing cost.
그러나, 종래의 칩형 캐패시터는 고주파 잡음 제거용으로의 제작이 어려울 뿐만 아니라 제거되는 고주파잡음으로 인한 열이 발생하여 온도가 상승되는 점과 고가의 재질을 사용해야 하는 내부전극 면적이 넓어 비경제적인 점 등의 많은 문제점을 내포하고 있었다.However, conventional chip capacitors are not only difficult to fabricate for high frequency noise, but also generate heat due to high frequency noise to be removed, resulting in an increase in temperature and an inexpensive internal electrode area requiring the use of expensive materials. There were many problems.
본 발명은 상기의 제반 문제점들을 해결하기 위해 안출된 것으로서, 접지와 연결되어 있는 상, 하층의 내부전극에 흐르는 전류의 흐름이 서로 반대되도록 그 구조를 설계하여, 고주파 잡음 제거시의 전류에 의해 발생하는 전자장을 서로 상쇄시킴으로써 고주파에서 내부전극의 등가 직렬저항과 인덕턴스를 감소시키는 고주파 잡음 제거용 칩형 캐패시터를 제공함에 그 목적을 두고 있다.The present invention has been made to solve the above problems, the structure is designed so that the current flows to the upper and lower internal electrodes connected to the ground to be opposite to each other, generated by the current at the time of high frequency noise removal It is an object of the present invention to provide a chip capacitor for removing high frequency noise, which reduces the equivalent series resistance and inductance of an internal electrode at high frequencies by canceling the electromagnetic fields.
본 발명은 상기 목적을 달성하기 위하여 신호선의 일부로 사용되는 내부전극과 접지에 연결되는 내부전극이 유전체를 사이에 두고 다수의 층으로 적층되어 있고, 신호선에 연결되는 외부단자 및 접지선에 연결되는 접지단자를 구비하고 있는 3단자 칩형 캐패시터에 있어서, 최상층 및 최하층에 적층되는 한조의 접지용 전극수단: 상기 한조의 접지용 전극수단 사이에 적층되되, 적어도 한조 이상으로 적층되어 신호선의 일부분으로 사용되는 신호선용 전극수단: 및 상기 신호선용 전극수단의 한조를 이루는 두 신호선용 전극수단 사이에 각각 적층되되, 적어도 두개 이상의 전극이 각각 교번적으로 상호 반대 방향 접지단자에만 연결되도록 형성된 고주파 잡음 통로용 전극-수단을 구비하도록 하였다.In order to achieve the above object, the present invention provides an internal electrode used as part of a signal line and an internal electrode connected to ground, which are stacked in multiple layers with a dielectric interposed therebetween, and an external terminal connected to a signal line and a ground terminal connected to a ground line. A three-terminal chip type capacitor comprising: a set of grounding electrode means stacked on an uppermost layer and a lowermost layer: a signal line stacked between at least one set of grounding electrode means and stacked at least one set to be used as part of a signal line Electrode means: and an electrode-means for high frequency noise passages which are respectively laminated between two signal line electrode means constituting a pair of the signal line electrode means, wherein at least two or more electrodes are alternately connected only to opposite ground terminals. It was provided.
또한, 다른 실시예로서 상기 양측 접지단자에 각각 연결되고 최상층 및 최하층에 적층되는 한조의 전극수단; 상기 한조의 접지용 전극수단 사이에 적층되되, 적어도 한조 이상으로 적층되어 신호선의 일부분으로 사용되는 신호선을 전극수단: 및 상기 신호선용 전극수단의 한조를 이루는 두 신호선용 전극수단 사이에 각각 하나씩 적층되며 상기 각조의 신호선용 전극수단 사이에 적층된 전극이 각각 교번적으로 상호 반대방향 접지단자에만 연결되도록 형성된 고주파 잡음 통로용 전극수단을 구비하도록 하였다.In another embodiment, a pair of electrode means connected to both ground terminals and stacked on the uppermost layer and the lowermost layer, respectively; A signal line stacked between the pair of grounding electrode means, the signal line being stacked as at least one set and used as a part of the signal line, the electrode means: and each one of the two signal line electrode means forming a pair of the signal line electrode means. Electrodes stacked between the signal line electrode means of the respective groups are provided with a high frequency noise passage electrode means formed so as to be alternately connected only to the opposite ground terminal.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제4도에는 본 발명에 의한 일실시예의 내부전극형상과 적층구조를 나타낸 것이다.Figure 4 shows the internal electrode shape and the laminated structure of one embodiment according to the present invention.
도면에서 1은 유전체,2는 신호선의 일부분으로 사용되는 내부전극,3a' 및 3a"는 접지와 연결되어 고주파 잡음의 통로로 이용하는 내부전극,4' 및 4''는 접지와 연결되는 최상층의 내부전극과 최하층의 내부전극을 각각 나타낸다.In the drawings, 1 is a dielectric, 2 is an internal electrode used as part of a signal line, 3a 'and 3a "are connected to ground, and an internal electrode is used as a path for high frequency noise, and 4' and 4 '' are connected to ground. The electrode and the lowermost internal electrode are shown, respectively.
최상층과 최하층의 내부전극(4',4")은 접지에 연결되는 내부전극(3a',3a")들의 전위가 일치되도록 하고,3단자 칩형 캐패시터를 실지 사용할 때,3단자 칩형 캐패시터의 한 접지단자(6' 혹은 6'')가 접지선에서 단락되어도 내부전극(3a',3a")들이 기능을 수행할 수 있도록 양측면의 접지단자(제2도의 6',6")에 모두 연결한다.The innermost electrodes 4 'and 4 "of the uppermost layer and the lowermost layer make the potentials of the inner electrodes 3a' and 3a" connected to the ground coincide, and one ground of the three-terminal chip capacitor is used when the three-terminal chip capacitor is actually used. Even if the terminal 6 'or 6' 'is shorted from the ground wire, the internal electrodes 3a' and 3a "are connected to both ground terminals (6 'and 6" in FIG. 2) so that they can function.
그러나 신호선의 일부분으로 사용되는 내부전극(2) 사이마다 각각 적층되며 접지단자에 연결되는 두개 이상의 내부전극(3a',3a")들은 각각 교번적으로 상호 반대방향의 한쪽 접지단자(6',6")에만 연결되도록 내부전극을 형성하여 내부전극(3a')과 내부전극(3a'')에서 흐르는 전류의 흐름이 서로 상단되도록 함으로써, 전자장이 서로 상쇄되어 고주파에서 등가 적렬저항을 감소시킬 수 있으며, 인덕턴스도 감소시키는 것이다.However, each of the two or more internal electrodes 3a 'and 3a "stacked between the internal electrodes 2 used as part of the signal line and connected to the ground terminals are alternately opposite to one of the ground terminals 6' and 6, respectively. By forming the inner electrode so as to be connected only to ") so that the flow of current flowing through the inner electrode 3a 'and the inner electrode 3a " tops each other, the electromagnetic fields cancel each other out, thereby reducing the equivalent thermal resistance at high frequencies. The inductance is also reduced.
본 실시예에서는 상기 내부전극(3a',3a)으로 십자(+)의 종래 구조에서 접지단자에 연결되어 일측 돌출면을 제거시킨 구조(+)를 사용하였다.In the present embodiment, the internal electrodes 3a 'and 3a are connected to the ground terminal in the conventional structure of the cross (+) to remove the one protruding surface.
제5도는 본 발명에 의한 다른 실시예의 내부전극형상과 적층구조를 나타낸 것이다. 도면에서 1은 유전체,2는 신호선의 일부분으로 사용되는 내부전극,3b' 및 3b"는 고주파 잡음 통로용 내부전극,4' 및 4"는 접지와 연결되는 최상층 및 최하층의 내부전극을 각각 나타낸 것이다.5 shows the internal electrode shape and the laminated structure of another embodiment according to the present invention. In the drawings, 1 is a dielectric, 2 is an internal electrode used as part of a signal line, 3b 'and 3b "are internal electrodes for a high frequency noise path, and 4' and 4" are internal electrodes of a top layer and a bottom layer connected to ground, respectively. .
본 실시예의 경우는 도면에 도시한 바와 같이 신호선으로 동작되는 내부전극(2) 사이마다, 접지에 연결되는 내부전극(3b' 또는 3b")을 각각 하나씩 할당하여 적층시킨 구조로서, 각각의 신호선을 내부전극(2)간에 적층되는 고주파 잡음 통로용 내부전극(3b' 또는 3b")을 교번적으로 상호 반대방향의 한쪽 접지단자(6' 또는 6'')에만 연결되도록 내부전극을 형성하여 내부전극을 흐르는 전류에 의한 전자장이 서로 상쇄되어 고주파에서 등가 직렬저항 및 인턴펀스를 감소시킨다.In the present embodiment, as shown in the drawing, the internal electrodes 2 operated as signal lines are stacked with one internal electrode 3b 'or 3b " Internal electrodes are formed by alternately connecting the internal electrodes 3b 'or 3b "for high frequency noise paths stacked between the internal electrodes 2 only to one of the ground terminals 6' or 6 '' in opposite directions. The electromagnetic fields due to the current flowing through them cancel each other, reducing the equivalent series resistance and internship at high frequencies.
본 실시예에서도 상기 내부전극(36',36")으로 십자(+)의 종래 구조에서 일측의 접지 접촉면을 제거시킨구조(+)를 사용하였다.Also in this embodiment, a structure (+) in which the ground contact surface of one side is removed from the conventional structure of the cross (+) is used as the internal electrodes 36 'and 36 ".
그리고, 본 발명에서는 상기 제4도 및 제5도에 도시한 내부전극형상(3a',3a",3b',3b")과 같이 종래의 내부전극형상(3',3'')에 비해 정전용량의 감소 없이 고가의 재질을 사용해야 하는 내부전극의 면적을 감소시킨다.In addition, in the present invention, as compared with the conventional internal electrode shapes 3 'and 3' ', as shown in FIGS. 4 and 5, the internal electrode shapes 3a', 3a ", 3b 'and 3b" are shown. It reduces the area of the internal electrode that requires the use of expensive materials without reducing the capacity.
따라서, 상술한 바와 같은 본 발명은 다음의 효과를 갖는다.Therefore, the present invention as described above has the following effects.
내부전극 재질은 적게 사용하지만 신호선의 일부분으로 사용되는 내부전극(2)과 접지에 연결되는 내부전극에 의해 정전용량을 결정하는 유효전극 면적은 같으므로 정전용량의 감소는 없으며 주파수가 높아질수록 소자의 등가 직렬저항을 많이 감소시킬 수 있어 전력손실에 의한 열의 발생과 온도상승을 막을 수 있다. 또한 고주파에서 접지에 연결되는 내부전극의 인덕턴스도 많이 감소하며 고주파수에서 임피던스도 작게 되어 고주파 잡음을 제거하기에 유리한 장점이 있다. 또한 고가의 내부전극 재질을 적게 사용하므로 제조단가를 절감할 수 있다.Although the internal electrode material is used less, the effective electrode area that determines capacitance by the internal electrode (2) used as part of the signal line and the internal electrode connected to the ground is the same, so there is no reduction in capacitance. Equivalent series resistance can be greatly reduced to prevent heat generation and temperature rise due to power loss. In addition, the inductance of the internal electrode connected to the ground at a high frequency is also greatly reduced, and the impedance at the high frequency is small, which is advantageous to remove the high frequency noise. In addition, the use of less expensive internal electrode material can reduce the manufacturing cost.
그리고 본 발명의 고주파 잡음 제거용 칩형 캐패시터는 컴퓨터, 통신기기등 전자기기의 신호선에서 많이 문제되고 있는 고주파 잡음 제거를 위하여 사용하면 그 적용효과가 크다.In addition, the chip type capacitor for removing high frequency noise of the present invention has a large application effect when used for removing high frequency noise, which is a problem in signal lines of electronic devices such as computers and communication devices.
Claims (4)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910026047A KR940008699B1 (en) | 1991-12-30 | 1991-12-30 | Chip-type capacitor for elimination of high frequency noise |
JP4348588A JP2878919B2 (en) | 1991-12-30 | 1992-12-28 | Chip type capacitor for high frequency noise removal |
US07/998,375 US5450278A (en) | 1991-12-30 | 1992-12-30 | Chip type capacitor for removing radio frequency noise |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910026047A KR940008699B1 (en) | 1991-12-30 | 1991-12-30 | Chip-type capacitor for elimination of high frequency noise |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930014646A KR930014646A (en) | 1993-07-23 |
KR940008699B1 true KR940008699B1 (en) | 1994-09-24 |
Family
ID=19327462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910026047A KR940008699B1 (en) | 1991-12-30 | 1991-12-30 | Chip-type capacitor for elimination of high frequency noise |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940008699B1 (en) |
-
1991
- 1991-12-30 KR KR1019910026047A patent/KR940008699B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930014646A (en) | 1993-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2878919B2 (en) | Chip type capacitor for high frequency noise removal | |
US6215647B1 (en) | Multilayer capacitor | |
US6097581A (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
KR101025999B1 (en) | Circuit Board Device and Integrated Circuit Device | |
US7443647B2 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
KR100367859B1 (en) | Wiring connection structure of laminated capacitor and decoupling capacitor, and wiring board | |
US5392019A (en) | Inductance device and manufacturing process thereof | |
TWI404091B (en) | Multilayer capacitor | |
US6292350B1 (en) | Multilayer capacitor | |
US5583470A (en) | Laminated inductor array comprising a crosstalk inhibiting layer | |
WO1990010370A1 (en) | Matrix capacitor | |
US6498710B1 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
KR970072660A (en) | LC filter | |
US6754064B2 (en) | Mounting structure for two-terminal capacitor and three-terminal capacitor | |
JP4078804B2 (en) | Paired multi-layer dielectric independent passive component architecture with integrated package and differential common mode filter with surge protection | |
US20060091443A1 (en) | Composite capacitor | |
KR940008699B1 (en) | Chip-type capacitor for elimination of high frequency noise | |
KR940011697B1 (en) | Chip-type capacitor for eliminating noise according to electromagnetic wave | |
KR20000048663A (en) | Passive network in the form of a chip | |
KR940008698B1 (en) | Chip-type capacitor having uneven inner electric poles | |
KR100733816B1 (en) | Laminated chip device | |
JP3909086B2 (en) | Electronic equipment | |
JP2819923B2 (en) | Stacked noise filter | |
JPH04108209A (en) | Lc noise filter | |
JPH0922831A (en) | Laminated complex electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110830 Year of fee payment: 18 |
|
EXPY | Expiration of term |