KR940010498B1 - 반도체기판의 평탄화 방법 - Google Patents
반도체기판의 평탄화 방법 Download PDFInfo
- Publication number
- KR940010498B1 KR940010498B1 KR1019920000518A KR920000518A KR940010498B1 KR 940010498 B1 KR940010498 B1 KR 940010498B1 KR 1019920000518 A KR1019920000518 A KR 1019920000518A KR 920000518 A KR920000518 A KR 920000518A KR 940010498 B1 KR940010498 B1 KR 940010498B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- oxide film
- planarization
- layer
- metal wiring
- Prior art date
Links
Abstract
내용 없음.
Description
제 1 도의 (a)~(c)는 종래기술에 의한 배선층간의 절연막 평탄화 방법을 나타낸 단면도.
제 2 도의 (a)~(c)는 본 발명에 의한 배선층간의 절연막 평탄화 방법을 나타낸 단면도.
본 발명은 반도체기판의 평탄화 방법에 관한 것으로, 특히 반도체기판 상의 배선층간 절연막 평탄화 방법에 관한 것이다.
반도체장치의 고밀도, 고집적화에 따른 요구는 필연적으로 단일칩 상에 형성되는 디바이스의 수평적 크기를 축소시키게 되었다. 이러한 디바이스의 수평적 축소에 따라서 좁아진 금속배선의 패턴 폭은 회로가 요구하는 원하는 수준의 배선저항이나 전류용량을 만족시켜 줄 수 없게 되었다. 이러한 한계는 금속배선을 구조적으로 다층화시키거나, 신뢰성이 높고 공정이 용이한 저저항의 배선재료를 사용함으로써 극복될 수 있다.
이중 금속배선의 다층화 기술은 제조공정의 복잡성 이외에도 금속배선층에 의한 단차를 심화시키거나 불규칙하게 함으로써 배선간의 단선등을 유발하게 된다. 이러한 단차에 의한 불량을 줄이기 위하여 절연막에 의한 다양한 형태의 평탄화 기술이 연구 개발되어 왔다.
일반적으로 단차의 기울기(slope)를 완화시키는 표면의 평탄화 기술로서는, 단차의 상부 모서리 부분을 테이퍼링(tapering)하거나 금속배선의 측면부에 산화막의 스페이서(spacer)를 형성시키는 방법이 응용되고 있으며, 단차의 높이를 감소시킴으로써 표면 평탄화를 이루는 방법으로서는, 폴리이미드(polyimide)나 포토레지스트막을 쎄크리휘셜(sacrificial)층으로 하여 에칭속도를 조절함으로써 평탄화를 이루는 방법,SOG(Spin-On-Glass) 층에 의한 방법, 이온의 스퍼터링에 의한 방법, EcR(Electron-cyclotron-Resonance) 플라즈마 CVD등을 이용한 방법등 여러가지가 있다.
상기 평탄화 기술중에서 아르곤(Ar) 이온을 이용한 바이어스 스퍼터링법에 있어서, 평탄화 매카니즘을 살펴보면 다음의 두가지 요소의 결합에 의해 평탄화가 이루어지는 것을 알 수 있다.
즉 첫째, 타겟의 스퍼터링에 의해 형성되어 기판의 표면 상에 퇴적되는 막의 형성은 기판 표면의 형상에 대하여 독립적이다.
둘째, 웨이퍼에 가해진 바이어스의 결과로 발생되는 기판에서의 리스퍼터링(resputtering)은 기판의 표면 형상에 대하여 강한 함수관계에 있다. 즉, 스퍼터링의 효율은 이온의 입사각에 의존하며 기판에서의 경사면은 평탄면보다 훨씬 빨리 리스퍼터된다. 결국, 시간의 진행에 따라 기판의 표면은 평탄화된다(「Silicon Processing For The VLSI Era」S. Wolf, 1990, Vol.2, pp217∼220).
일반적으로 기판에 대한 이온의 입사각에 대한 데포지션과 리스퍼터링 속도의 관계에서, 45°전후에서 결정되는 평탄화 모드에서 평탄화가 진행된다.
이하, Ar 바이어스 스퍼터링법에 의한 배선층간의 절연막 평탄화 과정을 첨부한 제 1 도를 참조하여 설명하면 다음과 같다.
제 1a 도에서 보여지듯이, 반도체기판(1)상에 절연막(2)을 형성하고 제 1 금속배선층(3)을 일반적인 사진식각 공정에 의해 형성된다. 이어서, 제 1 SiH₄산화막(4)을 형성한 후, 제 1 TEOS(Tetra Ethyl Ortho Silicate) 산화막(5)을 소정의 두께로 형성한다.
이어서, 제 1b 도에서 보여지듯이, 상기 제1 TEOS 산화막(5)을 Ar 바이어스 스퍼터링 식각법에 의해 일정 시간동안 식각한다. 상기 공정은 평탄화 모드에서 행하여지며, 이때 제 1 TEOS 산화막(5)의 상부 모서리 부분이 많이 시작되어 제1 TEOS 산화막 단차의 하부 모서리 부분(6)에 리스퍼터링된 제1 TEOS 산화막이 퇴적됨으로써 금속배선층간의 제 1 TEOS 산화막의 단차 기울기가 양(+)으로 바뀌어 후속의 평탄화 공정에 유리한 조건이 조성된다.
이어서, 제 1c 도에서 보여지듯이, 후속되는 제 2 금속배선층(도시되지 않음)과의 절연성을 확보하기 위하여 결과물 상에 제2 TEOS 산화막(7)을 형성한 다음, 평탄도를 향상시키기 위하여 상기 제 2 TEOS 산화막(7)의 오목부에 SOG층(8)을 형성한다.
SOG층을 사용한 평탄화법에 관하여는 국내공고번호 90-4264호 "스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2층 금속형 MOS의 평탄화 방법"에 잘 나타나 있다. 이어서, 제 2 SiH₄산화막(9)을 결과물 전면에 도포함으로써 그 표면이 양호하게 평탄화된 절연막을 얻을 수 있으며, 후속되는 제 2 금속배선층과의 내부 결선을 위해 제1 금속배선층(3)상에 콘택홀 또는 비아(via)를 형성하게 된다.
그러나 상술한 종래방법에 의하면, 배선간의 간격이 큰 경우 단자 높이의 감소가 일어나기 어려울 뿐만 아니라, 평탄화되기까지 장시간을 요구하게 된다.
더욱 문제가 되는 것은, 상기 제 1 TEOS 산화막(5)의 식각시, 경사면의 식각속도가 수평면의 식각속도보다 빠르기 때문에 제 1b 도에서 보여지듯이 제 1 금속배선층(3)상에 피라미드 형상의 돌기가 발생하는 것이다. 상기 피라미드 형상의 돌기는 시간이 경과함에 따라 배선층의 중앙부를 후퇴하여 결국 소멸됨으로써 평탄화된 표면을 얻을 수 있지만, 충분한 시간이 경과되지 않은 경우, 돌기가 그대로 남아 있게 되어 후속공정시 평탄도를 저해하는 요소가 된다. 이에따라, 후속되는 제 2 금속배선층과의 내부 결선을 위하 비아나 콘택홀의 형성시 불량 요인으로 작용하게 된다.
따라서, 본 발명의 목적은 상술한 종래기술의 문제점을 해결하기 위하여 새로운 공정을 추가 또는 변경함으로써 배선층간의 절연막 평탄화 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 금속배선층이 형성된 반도체기판 전면에 제 1 절연막을 형성하는 단계를 포함하는 금속배선층간 절연막 평탄화 방법에 있어서, 상기 제 1 절연막을 이방성 식각법에 의해 소정 두께만큼 식각하여 상기 금속배선층의 측벽부에 스페이서를 형성하는 단계와, 상기 스페이서의 단차 기울기를 완화시키는 단계와, 상기 결과물 전면에 제 2 절연막을 소정 두께로 형성하는 단계를 구비하는 것을 특징으로 하는 절연막 평탄화 방법을 제공한다.
이하, 본 발명의 원리가 구체화된 실시예를 첨부한 제 2 도의 (a)~(c) 도를 참조하여 상세하게 설명한다.
제 2a 도를 참조하면, 반도체기판(11)상에 BPSG(Boro-Phospho Silicate Glass)막 등의 절연막(12)을 형성하고 그 위에 일반적인 사진식각 공정에 의하여 제 1 금속배선층(13)을 형성한다. 이어서, 상기 제 1 금속배선층(13)이 형성된 기판 전면에 제 1 SiH₄산화막(14)을 약 1,000Å 정도의 두께로 형성한 다음, 그 위에 제 1 TEOS 산화막(15)을 약 6,000Å 정도의 두께로 형성한다.
제 2b 도를 참조하면, 상기 제 1 TEOS 산화막(15)을 이방성 식각법, 예컨대 반응성 이온 식각법에 의해 약 5,000Å 정도 식각한다. 이때 제 1 금속배선층(13)의 측벽부에 산화막 스페이서(15)가 형성된다. 일반적으로, CVD산화막은 배선층 측벽의 수직면보다 배선층 상의 수평면에서 막의 성장률이 빠르다. 그 결과, 상기 산화막 스페이서(15)의 단차 기울기는 음(-)이 되기 때문, 배선층간의 간격이 좁을 때 보이드(void)가 생성되는 문제가 발생한다. 이는 종래의 평탄화 방법에 사용되던 산화막 스페이서 형성방법의 경우도 마찬가지로, 스페이서의 단차 기울기가 음이 되기 때문에 절연막의 평탄화 공정에 커다란 장애 요인이 된다. 따라서, 상기 산화막 스페이서(15)의 단차 기울기를 완화시키기 위하여, 즉 양(+)의 기울기로 변화시키기 위하여 아르곤 이온 바이어스 스퍼터링법에 의해 상기 스페이서(15)를 약 500Å 정도 식각한다. 따라서, 양(+)의 기울기를 갖는 산화막 스페이서를 얻는다.
제 2c 도를 참조하면, 후속의 제 2 금속배선층(도시되지 않음)과의 절연성을 유지하기에 충분한 절연막 두께를 확보하기 위하여, 상기 기판 전면에 제 2 TEOS 산화막(16)을 약 4,000Å 정도의 두께로 형성한다. 이어서, 평탄도를 향상시키기 위하여 상기 제 2 TEOS 산화막(16)의 오목부에 SOG층(17)을 형성한 다음, 제 2 SiH₄산화막(18)을 결과물 전면에 도포함으로써 그 표면이 양호하게 평탄화된 절연막을 얻는다.
상술한 실시예에서 보여지듯이 본 발명에 의하면, 금속배선층의 측벽부에 이방성 식각법으로 스페이서를 형성함으로써 종래방법에서 문제시되던 피라미드 형상의 돌기가 생성되지 않는다. 따라서, 공정시간을 단축시킬 수 있다.
또한, 상기 스페이서의 단차 기울기의 양의 기울기로 완화시킴으로써 배선층간의 평탄도를 더욱 향상시킬 수 있으므로, 후속되는 제 2 금속배선층 형성 및 내부 결선이 양호하게 이루어져서 소자의 신뢰성을 증가시킬 수 있다.
Claims (8)
- 금속배선층이 형성된 반도체기판 전면에 제 1 절연막을 형성하는 단계를 포함하는 금속배선층간 절연막 평탄화 방법에 있어서, 상기 제 1 절연막을 이방성 식각법에 의해 소정 두께만큼 식각하여 금속배선층의 측벽부에 스페이서를 형성하는 단계 ; 상기 스페이서의 단차 기울기를 완화시키는 단계 ; 및 상기 결과물 전면에 소정 두께로 제 2 절연막을 형성하는 단계를 구비하는 것을 특징으로 하는 절연막 평탄화 방법.
- 제 1 항에 있어서, 상기 제 1 절연막은 산화막인 것을 특징으로 하는 절연막 평탄화 방법.
- 제 1 항에 있어서, 상기 제 1 절연막은 SiH₄산화막을 1,000 정도의 두께로 형성시킨후 TEOS 산화막을 두껍게 형성시킨 이중 산화막 구조인 것을특징으로 하는 절연막 평탄화 방법.
- 제 1 항에 있어서, 상기 이방성 식각법은 반응성 이온 식각법인 것을 특징으로 하는 절연막 평탄화 방법.
- 제 1 항에 있어서, 상기 제 1 절연막을 이방성 식각법으로 식각하는 단계는, 금속배선층 상의 상기 제 1 절연막의 두께가 2,000Å 정도가 될 때까지 진행하는 것을 특징으로 하는 절연막 평탄화 방법.
- 제 1 항에 있어서, 상기 스페이서 단차 기울기를 완화시키는 단계는 바이어스 스퍼터링 식각법에 의해 이루어지는 것을 특징으로 하는 절연막 평탄화 방법.
- 제 1 항에 있어서, 상기 제 2 절연막은 TEOS 산화막인 것을 특징으로 하는 절연막 평탄화 방법.
- 제 1 항에 있어서, 상기 제 2 절연막을 형성하는 단계 후, 상기 제 2 절연막 상에 남아 있는 단차를 SOG(Spin-On-Glass)층을 사용하여 평탄화시키는 단계를 더 구비하는 것을 특징으로 하는 절연막 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000518A KR940010498B1 (ko) | 1992-01-15 | 1992-01-15 | 반도체기판의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000518A KR940010498B1 (ko) | 1992-01-15 | 1992-01-15 | 반도체기판의 평탄화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940010498B1 true KR940010498B1 (ko) | 1994-10-24 |
Family
ID=19327934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000518A KR940010498B1 (ko) | 1992-01-15 | 1992-01-15 | 반도체기판의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940010498B1 (ko) |
-
1992
- 1992-01-15 KR KR1019920000518A patent/KR940010498B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5741741A (en) | Method for making planar metal interconnections and metal plugs on semiconductor substrates | |
| US6090700A (en) | Metallization method for forming interconnects in an integrated circuit | |
| US6380084B1 (en) | Method to form high performance copper damascene interconnects by de-coupling via and metal line filling | |
| US5461010A (en) | Two step etch back spin-on-glass process for semiconductor planarization | |
| JPH0212917A (ja) | 半導体装置の製造方法 | |
| US5284799A (en) | Method of making a metal plug | |
| EP0558304B1 (en) | Method of forming submicron contacts | |
| US5639345A (en) | Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate | |
| US6147005A (en) | Method of forming dual damascene structures | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| US5571752A (en) | Method of forming a planar contact with a void | |
| JPH10214897A (ja) | プラグ及びニアゼロオーバラップ相互接続線の製造 | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| US6080660A (en) | Via structure and method of manufacture | |
| JP3403058B2 (ja) | 配線形成方法 | |
| KR940010498B1 (ko) | 반도체기판의 평탄화 방법 | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| KR20010058209A (ko) | 이중 다마신 공정을 이용한 금속 배선 형성 방법 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR101185853B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010906 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |