KR940010086A - 순차 패턴 메모리 탐색 및 저장 - Google Patents

순차 패턴 메모리 탐색 및 저장 Download PDF

Info

Publication number
KR940010086A
KR940010086A KR1019930022770A KR930022770A KR940010086A KR 940010086 A KR940010086 A KR 940010086A KR 1019930022770 A KR1019930022770 A KR 1019930022770A KR 930022770 A KR930022770 A KR 930022770A KR 940010086 A KR940010086 A KR 940010086A
Authority
KR
South Korea
Prior art keywords
digital signal
signal sequence
subset
place
storage means
Prior art date
Application number
KR1019930022770A
Other languages
English (en)
Inventor
조지 크누어 조셉
존 굿윈 쇼 알렉산더
Original Assignee
대이비드 알. 패든스
아메리칸 텔리폰 앤드 텔리그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대이비드 알. 패든스, 아메리칸 텔리폰 앤드 텔리그라프 캄파니 filed Critical 대이비드 알. 패든스
Publication of KR940010086A publication Critical patent/KR940010086A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9014—Indexing; Data structures therefor; Storage structures hash tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/903—Querying
    • G06F16/90335—Query processing
    • G06F16/90344—Query processing by using string matching techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

적응 순차 패턴 메모리 탐색 기법은 문자열을 나타내는 정보에 대한 각 탐색에서 전체 메모리 장소의 서브셋의 내용만을 시험한다. 서브셋은 다수의 저장 장소를 포함하고 각 시험은 하나의 동시발생 판독 작용으로 실행된다. 만약 문자열에 일치하지 않으면, 메모리는 반드시 갱신되어 비일치 문자열을 표현하는 정보를 저장한다. 이 갱신 공정은 서브셋으로 부터 한 장소를 선택하여 상기 표현 정보를 저장한다. 각각의 저장된 표현 정보가 문자열과 최종 일치 되었을때를 나타내는 인디케이터는 선택 공정에서 보존되고 이용된다. 또한, 앞서 폐기된 “패런트”의 “차일드”로 부터의 무효 정보의 출력과 관련된 작용 에러를 방지하기 위해서, 각 저장된 엔트리가 생성된 때를 나타내는 표시를, 그것이 갱신 공정에서 검출될때 상기 무효 정보의 제거에 이용한다.

Description

순차 패턴 메모리 탐색 및 저장
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 인코딩 장치에 의해 실행되는 동작 시퀀스를 도시한 플로우챠트,
제4도는 본 발명이 구체화된 인코딩 또는 디코딩 장치의 블록도.

Claims (21)

  1. 각각의 내용을 저장하는 다수의 메모리 장소를 가진 메모리에 연결되어 디지탈 신호 시퀀스에 응답해서, 그로 부터 실제로 상기 메모리 장소의 수 보다 적은 일정 수의 저장 장소를 가진 메모리 장소 서브셋을 한정하기 위한 수단과; 정보를 기록할 상기 서브셋내의 메모리 장소를 선택하되, 상기 디지탈 신호 시퀀스 및 상기 서브셋 내의 메모리 내용에 적용되는 사전 결정된 공정에 기초를 두어 선택하는 수단을 포함하는 장치.
  2. 제1항에 있어서, 상기 선택수단은 상기 서브셋내의 어떤 메모리 장소로 부터 선택하는 것인 장치.
  3. 디지탈 신호 시퀀스를 나타내는 정보를 저장하기 위한 것으로서, 상이한 디지탈 신호 시퀀스를 나타내는 정보를 제각기 저장하는 다수의 장소를 가진 저장 수단과; 디지탈 신호 스트림을 수신하여 그로 부터 연속적인 디지탈 신호 시퀀스를 형성하기 위한 수단과; 각기 형성된 디지탈 신호 시퀀스에 응답하여 상기 시퀀스를 나타내는 정보가 상기 저장 수단에 저장되어 있는지의 여부를 결정하기 위한 것으로서, 실제로 상기 장소의 수보다 적은 일정한 다수의 장소를 포함하는 상기 저장 수단내의 장소 서브셋을 시험하여 각각의 결정을 행하는 결정 수단과; 디지탈 신호 시퀀스를 나타내는 정보가 상기 서브셋내에 저장되어 있지 않다는 결정에 응답하여 상기 서브셋내의 어떤 장소를 선택해서 사전 결정된 선택 기준에 근거를 두고 상기 디지탈 신호 시퀀스를 표현하는 정보를 저장하기 위한 수단을 포함하는 장치.
  4. 제3항에 있어서, 한 장소에 저장된 표현 정보는 다른 장소에 저장된 표현 정보의 함수인 장치.
  5. 제3항에 있어서, 상기 결정 수단은 디지탈 신호 시퀀스의 함수로서 상기 서브셋을 설정하는 장치.
  6. 제3항에 있어서, 상기 저장 수단은 각 장소의 표현 정보가 형성된 디지탈 신호 시퀀스의 최종 표현인 때를 나타내는 표시를 또한 저장하고, 상기 선택 수단은 상기 표시를 이용하는 장치.
  7. 제6항에 있어서, 상기 선택 수단은 최근에 가장 적게 사용된 표현 정보가 이전에 형성된 디지탈 시퀀스를 표현한 것임을 반영하는 표시를 갖는 장소를 선택하는 장치.
  8. 제3항에 있어서, 상기 저장수단은 각 장소내의 표현 정보가 저장된 때를 나타내는 표시를 역시 저장하고, 상기 선택 수단은 상기 서브셋내의 각 장소의 상기 표시를 이용하는 장치.
  9. 제8항에 있어서, 상기 선택수단은 상기 서브셋내의 각 장소의 표시와 앞서 형성된 서브셋내의 한 장소의 상기 표시를 비교하는 장치.
  10. 제9항에 있어서. 상기 한 장소의 표현 정보는 그의 표현 정보가 하나의 형성된 디지탈 시퀀스를 나타내는 것인 장치.
  11. 디지탈 신호 시퀀스를 나타내는 정보를 저장하기 위한 것으로서, 상이한 디지탈 신호 시퀀스를 나타내는 정보를 제각기 저장하는 다수의 장소를 가진 저장 수단과; 디지탈 신호 스트림을 수신하여 그로부터 연속적인 디지탈 신호 시퀀스를 형성하는 수단과; 각 형성된 디지탈 신호 시퀀스에 응답하여, 실제로 상기 장소의 수보다 적은 일정한 다수의 장소를 포함하는 상기 저장 수단내의 장소 서브셋을 규정하는 수단과; 상기 서브셋 내의 어떤 장소를 선택하여 상기 연속적인 디지탈 신호 시퀀스로 부터 얻은 파생 디지탈 시퀀스를 나타내는 정보를 저장하는 수단을 포함하는 장치.
  12. 제11항에 있어서, 한 장소에 저장된 표현 정보는 다른 장소에 저장된 표현 정보의 함수인 장치.
  13. 제11항에 있어서, 상기 결정 수단은 상기 디지탈 신호 시퀀스의 함수로서 상기 서브셋을 설정하는 장치.
  14. 제11항에 있어서, 상기 저장 수단은 각 장소내의 표현 정보가 형성된 디지탈 신호 시퀀스의 최종 표현인 때를 나타내는 표시를 역시 저장하고, 상기 선택 수단은 상기 표시를 이용하는 장치.
  15. 제11항에 있어서, 상기 선택 수단은 최근에 가장 적게 사용된 표현 정보가 어떤 형성된 디지탈 시퀀스를 표현하는 것을 반영하는 표시를 가진 장소를 선택하는 장치.
  16. 제11항에 있어서, 상기 저장 수단은 각 장소내의 표현 정보가 저장된 때를 나타내는 지시를 역시 저장하고, 상기 선택 수단은 상기 서브셋내의 각 장소의 상기 표시를 이용하는 장치.
  17. 제16항에 있어서, 상기 선택 수단은 상기 서브셋내의 각 장소의 표시와 앞서 형성된 서브셋내 한 장소의 상기 표시를 비교하는 장치.
  18. 제17항에 있어서, 상기 한 장소는 그의 표현 정보가 하나의 형성된 디지탈 시퀀스의 최종 표현인 것인 장치.
  19. 디지탈 신호 시퀀스를 나타내는 정보를 저장하되, 상이한 디지탈 신호 시퀀스를 나타내는 정보를 제각기 저장하는 다수의 장소를 가진 저장 수단에 저장하는 단계와; 디지탈 신호 스트림을 수신하여 그로 부터 연속적인 디지탈 신호 시퀀스를 형성하는 단계와; 상기 시퀀스를 나타내는 정보가 상기 저장 수단에 저장되어 있는지의 여부를 결정하기 위한 것으로서, 실제로 상기 장소의 수보다 적은 일정한 다수의 장소를 포함하는 상기 저장 수단내의 장소 서브셋을 시험하여 각각의 결정을 행하는 결정 단계와; 디지탈 신호 시퀀스를 나타내는 정보가 상기 서브셋내에 저장되어 있지 않다는 결정에 응답하여 상기 서브셋내의 어떤 장소를 선택해서 상기 디지탈 신호 시퀀스를 표현하는 정보를 저장하는 단계를 포함하는 방법.
  20. 디지탈 신호 시퀀스를 나타내는 정보를 저장하되, 상이한 디지탈신호 시퀀스를 나타내는 정보를 제각기 저장하는 다수의 장소를 가진 저장 수단에 저장하는 단계와; 디지탈 신호 스트림을 수신하여 그로부터 연속적인 디지탈 신호 시퀀스를 형성하는 단계와; 각 형성된 디지탈 신호 시퀀스에 응답하여, 실제로 상기 장소의 수보다 적은 일정한 다수의 장소를 포함하는 상기 저장 수단내의 장소 서브셋을 규정하는 단계와; 상기 서브셋 내의 어떤 장소틀 선택하여 상기 연속적인 디지탈 신호 시퀀스로 부터 얻은 파생 디지탈 시퀀스를 나타내는 정보를 저장하는 단계을 포함하는 방법.
  21. 인코더 및 디코더를 포함하는 통신시스템으로서, 상기 인코더는 : 디지탈 신호 시퀀스는 나타내는 정보를 저장하기 위한 것으로서, 상이한 디지탈 신호 시퀀스를 나타내는 정보를 제각기 저장하는 다수의 장소를 가진 저장 수단과; 디지탈 신호 스트림을 수신하여 그로 부터 연속적인 디지탈 신호 시퀀스를 형성하기 위한 수단과; 각기 형성된 디지탈 신호 시퀀스에 응답하여 상기 시퀀스를 나타내는 정보가 상기 저장 수단에 저장되어 있는지의 여부를 결정하기 위한 것으로서, 실제로 상기 장소의 수보다 적은 일정한 다수의 장소를 포함하는 상기 저장 수단내의 장소 서브셋을 시험하여 각각의 결정을 행하는 결정 수단과; 디지탈 신호 시퀀스를 나타내는 정보가 상기 서브셋내에 저장되어 있지 않다는 결정에 응답하여 상기 서브셋내의 어떤 장소를 선택해서 사전 결정된 선택 기준에 근거를 두고 상기 디지탈 신호 시퀀스를 표현하는 정보를 저장하기 위한 수단과; 상기 저장수단에 저장된 표현정보를 가진 각기 형성된 디지탈 시퀀스에 대한 상기 저장수단으로 부터 출력 신호를 발생하는 수단을 포함하고, 상기 디코더는 : 상기 출력 신호를 수신하는 수단과, 상기 수신된 출력신호에 응답하여 상기 디지탈 신호 스트림을 발생하기 위한 수단을 포함하는, 통신시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930022770A 1992-10-30 1993-10-29 순차 패턴 메모리 탐색 및 저장 KR940010086A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US96964592A 1992-10-30 1992-10-30
US07/969,645 1992-10-30

Publications (1)

Publication Number Publication Date
KR940010086A true KR940010086A (ko) 1994-05-24

Family

ID=25515808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022770A KR940010086A (ko) 1992-10-30 1993-10-29 순차 패턴 메모리 탐색 및 저장

Country Status (4)

Country Link
EP (1) EP0595539A1 (ko)
KR (1) KR940010086A (ko)
CA (1) CA2105046A1 (ko)
TW (1) TW225074B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404461B1 (ko) * 1998-12-30 2004-03-19 주식회사 대우일렉트로닉스 에이 티브이의 캡션 정보 처리 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198811B1 (en) * 1998-07-12 2001-03-06 Bellsouth Intellectual Property Corporation Systems and methods for extracting switch data
CN105843858B (zh) * 2016-03-17 2019-09-13 广东小天才科技有限公司 一种学习资源的推送方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214313B1 (en) * 1984-08-22 1993-03-10 Hitachi, Ltd. Method and apparatus for data merging/sorting
DE3801380A1 (de) * 1987-01-20 1988-07-28 Nec Corp Zeichenfolge-erkennungsvorrichtung mit einem speicher, dessen speicherbereiche selektiv zugreifbar sind
WO1992009960A1 (en) * 1990-11-30 1992-06-11 Telematique International Laboratories Data retrieving device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404461B1 (ko) * 1998-12-30 2004-03-19 주식회사 대우일렉트로닉스 에이 티브이의 캡션 정보 처리 장치

Also Published As

Publication number Publication date
EP0595539A1 (en) 1994-05-04
TW225074B (ko) 1994-06-11
CA2105046A1 (en) 1994-05-01

Similar Documents

Publication Publication Date Title
KR940003700B1 (ko) 검색방법 및 그 장치
KR950009492A (ko) 바코드 주사 스티칭
KR840004836A (ko) 워드-스크롤링식으로 동작할 수 있는 무선페이징 수신기
KR930002842A (ko) 지도 표시 장치
KR930010824A (ko) 네비게이션 장치
KR900010564A (ko) 가변길이 명령코우드를 일정한 단어길이만큼 공급하는 캐시장치 및 명령판독장치
KR890004231A (ko) 정보파일장치
KR910008627A (ko) 서비스 정보 시스템
KR850006087A (ko) 데이터 처리 장치
KR950012260A (ko) 데이타 항목의 특정한 서브세트 액세스 방법 및 장치
KR940010086A (ko) 순차 패턴 메모리 탐색 및 저장
KR880000859A (ko) 마이크로 프로세서
KR940023033A (ko) 음성 신호에서 맥동적 간섭 신호를 검출하는 방법 및 장치
KR880004408A (ko) 전자식 금전 등록기 시스템
KR920020872A (ko) 무선 페이저 내에 기억된 메시지 수신 제어 정보를 재기입하는 방법
KR970012118A (ko) 비트 패턴 검출 장치
KR890007158A (ko) 연산처리 장치
KR840007201A (ko) 마커신호 검출회로
JP2814788B2 (ja) ナビゲーションシステムの地名検索方法
KR870009570A (ko) 데이타 인코더 및 인코딩 방법
KR940012162A (ko) 다른 컴퓨터 시스템과 통신 가능한 데이타 처리 시스템
KR950035491A (ko) 리모콘 불량 표시장치
KR970013796A (ko) 비터비알고리즘에 흔적삭제 방법을 이용하는 복호화 방법 및 그 장치
KR960025032A (ko) 키입력데이타 처리방법
KR920022313A (ko) 메모리의 어드레스 및 데이타 버스 테스트 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid