KR940009290B1 - Electrical signal's rising-time and falling-time measuring apparatus - Google Patents

Electrical signal's rising-time and falling-time measuring apparatus Download PDF

Info

Publication number
KR940009290B1
KR940009290B1 KR1019910002370A KR910002370A KR940009290B1 KR 940009290 B1 KR940009290 B1 KR 940009290B1 KR 1019910002370 A KR1019910002370 A KR 1019910002370A KR 910002370 A KR910002370 A KR 910002370A KR 940009290 B1 KR940009290 B1 KR 940009290B1
Authority
KR
South Korea
Prior art keywords
signal
output
latch
time
input
Prior art date
Application number
KR1019910002370A
Other languages
Korean (ko)
Other versions
KR920016842A (en
Inventor
배정환
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019910002370A priority Critical patent/KR940009290B1/en
Publication of KR920016842A publication Critical patent/KR920016842A/en
Application granted granted Critical
Publication of KR940009290B1 publication Critical patent/KR940009290B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

The apparatus can measure test points randomly using a comparator. The apparatus comprises the steps of; connecting measured input signal to other input nodes (B1,B2) of the comparater to input commonly; connecting output nodes of the comparater to the input nodes of XOR gates (2), the outputnodes to clear node and micro process control unit, clock generater ((5) through inverter (I1), output nodes (Q0-Qn) of counter (3) to input nodes of latch (4); and connecting a display unit (7b) through a display driving unit of a result display unit.

Description

전기적 신호의 상승 및 하강시간 측정장치Electric signal rise and fall time measuring device

제1도는 본 발명에 따른 전기적 신호의 상승 및 하강시간 측정장치의 회로도.1 is a circuit diagram of a device for measuring the rise and fall time of an electrical signal according to the present invention.

제2도는 본 발명에 따른 동작 플로우챠트도.2 is an operational flowchart according to the present invention.

제3도는 본 발명에 따른 측정신호의 경과에 따른 회로 동작상태도.3 is a circuit operation state diagram according to the progress of the measurement signal according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1a,1b : 비교기 2 : 익스클루시브오아게이트1a, 1b: Comparator 2: Exclusive Oagate

3 : 카운터 4 : 래치3: counter 4: latch

5 : 클럭발생기 6 : 마이크로프로세서제어부5: clock generator 6: microprocessor control unit

7 : 결과표시부 7a : 표시구동부7: Result display unit 7a: Display driving unit

7b : 표시부7b: display unit

본 발명은 전기적 신호의 상승 및 하강신호를 측정하기 위한 측정장치에 관한 것으로, 특히 비교기를 사용하여 측정하고자 하는 측정점들을 임의로 지정하여 측정할 수 있도록 한 전기적 신호의 상승 및 하강시간 측정장치에 관한 것이다.The present invention relates to a measuring device for measuring the rise and fall signal of the electrical signal, and more particularly to an apparatus for measuring the rise and fall time of the electrical signal that can be measured by specifying the measurement points to be measured using a comparator .

종래의 전기적 신호 측정장치에 있어서는 그의 구성이 복잡할 뿐아니라 측정신호의 상승 및 하강측정구간을 임의로 지정하여 측정할 수 없는 문제점이 있었다.In the conventional electrical signal measuring apparatus, the configuration thereof is not only complicated, but also there is a problem in that the rising and falling measuring sections of the measuring signal can be arbitrarily designated and measured.

본 발명은 이와같은 종래의 문제점을 해결하기 위하여, 비교기 및 카운터에 의해 그의 구성을 간단히 함과 아울러 측정신호의 상승 및 하강측정구간을 임의로 지정하여 상승시간 및 하강시간을 측정할 수 있게 창안한 것으로, 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.In order to solve such a conventional problem, the present invention was designed to simplify the configuration of the comparator and the counter, and to measure the rise time and the fall time by arbitrarily designating a rising and falling measuring section of the measurement signal. When described in detail with reference to the accompanying drawings as follows.

제1도는 본 발명에 따른 전기적 신호의 상승 및 하강시간 측정장치의 회로도로서, 이에 도시한 바와같이 측정입력신호(IN)가 비교기(1a), (1b)의 타측 입력단자(B1), (B2)에 공통 인가되게 접속함과 아울러 그 비교기(1a)의 일측 입력단자(A1)에는 하이점 전압(HV, 일예로 5V~

Figure kpo00001
=4.5V)이 인가되게 접속하고, 비교기(1b)의 일측 입력단자(A2)에는 로우점 전압(LV, 5V~
Figure kpo00002
=0.5V)이 인가되게 접속하며, 상기 비교기(1a), (1b)의 출력단자를 익스클루시브오아게이트(2)의 입력단자에 접속하여, 그의 출력단자를 카운터(3)의 클리어단자(
Figure kpo00003
'), n개의 입, 출력을 갖는 래치(4)의 래치인에이블단자(RE), 출력인에이블단자
Figure kpo00004
및 마이크로프로세서제어부(6)에 접속함과 아울러 인버터(I1)를 통해 클럭발생기(5)의 출력인에이블단자
Figure kpo00005
에 접속하고, 그 클럭발생기(5)의 출력단자(Q)를 상기 n비트 카운터(3)의 클럭단자(CLK)에 접속하고, 그 n비트 카운터(3)의 출력단자(Q1~Qn)를 상기 래치(4)의 입력단자(D1~Dn)에 접속하여, 그 래치(4)의 출력단자(Q0~Qn)를 상기 마이크로프로세서제어부(6)에 접속하며, 그 마이크로프로세서제어부(6)는 결과표시부(7)의 표시구동부(7a)를 통해 표시부(7b)에 접속하여 구성한 것으로, 상기에서 비교기(1a, 1b)는 그의 일측 입력단자(A1, A2)의 신호가 타측 입력단자(B1, B2)의 신호보다 클때 고전위신호를 출력하고, 일측 입력단자(A1, A2)의 신호가 타측입력단자(B1, B2)의 신호보다 낮을 때 저전위신호를 출력하게 되어 있다.1 is a circuit diagram of a device for measuring the rise and fall time of an electrical signal according to the present invention, and as shown therein, the measurement input signal IN is the other input terminal B 1 or (1) of the comparators 1a and 1b. B 2 ) to be commonly applied, and at one input terminal A 1 of the comparator 1a to a high point voltage (HV), for example, 5 V to
Figure kpo00001
= 4.5 V), and the low point voltage LV, 5 V to the one input terminal A 2 of the comparator 1b.
Figure kpo00002
= 0.5 V), and the output terminals of the comparators 1a and 1b are connected to the input terminals of the exclusive oar gate 2, and the output terminals thereof are clear terminals of the counter 3.
Figure kpo00003
'), the latch enable terminal RE of the latch 4 having n inputs and outputs, and the output enable terminal.
Figure kpo00004
And an output enable terminal of the clock generator 5 through the inverter I 1 while being connected to the microprocessor controller 6.
Figure kpo00005
The output terminal Q of the clock generator 5 is connected to the clock terminal CLK of the n-bit counter 3, and the output terminal Q 1 to Q n of the n-bit counter 3 are connected. ) Is connected to the input terminals D 1 to D n of the latch 4, and the output terminals Q 0 to Q n of the latch 4 are connected to the microprocessor control unit 6. The processor control unit 6 is configured by connecting to the display unit 7b through the display driving unit 7a of the result display unit 7, wherein the comparators 1a and 1b are connected to one side of the input terminals A 1 and A 2 . When the signal is larger than the signal of the other input terminal (B 1 , B 2 ) and outputs a high potential signal, the signal of one input terminal (A 1 , A 2 ) is lower than the signal of the other input terminal (B 1 , B 2 ) When low potential signal is output.

이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.If described in detail the effects of the present invention configured as described above.

측정입력신호(IN)는 비교기(1a, 1b)의 타측 입력단자(B1, B2)에 인가되어, 그의 일측 입력단자(A1, A2)에 인가되는 하이점 전압(HV) 및 로우점 전압(LV)과 비교되는데, 이때 그 측정입력신호(IN)의 전압이 하이점 전압(HV)보다는 낮고 로우점 전압(LV)보다는 높은 경우에 비교기(1a)에서 고전위신호가 출력되고, 비교기(1b)에서 저전위신호가 출력된다.The measurement input signal IN is applied to the other input terminals B 1 and B 2 of the comparators 1a and 1b, and the high point voltage HV and the low applied to the one input terminal A 1 and A 2 thereof . When the voltage of the measurement input signal IN is lower than the high point voltage HV and higher than the low point voltage LV, a high potential signal is output from the comparator 1a. The low potential signal is output from the comparator 1b.

따라서, 이때 익스클루시브오아게이트(2)에서 고전위신호가 출력되어 카운터(3)의 클리어단자(

Figure kpo00006
)에 인가되므로 그 카운터(3)는 클리어상태에서 해제되고, 또한 그 고전위신호는 래치(4)의 래치인에이블단자(RE) 및 출력인에이블단자
Figure kpo00007
에 인가되므로 그 래치(4)가 래치인에이블상태로 되며, 또한 그 고전위신호는 인버터(I1)에서 저전위신호로 반전되어 클럭발생기(5)의 출력인에이블단자
Figure kpo00008
에 인가되므로 그 클럭발생기(5)가 출력인에이블상태로 되어 그의 출력단자(Q)에 클럭신호를 출력하게 된다.Therefore, at this time, the high potential signal is output from the exclusive or gate 2 so that the clear terminal of the counter 3 (
Figure kpo00006
), The counter 3 is released in the clear state, and the high potential signal is received by the latch enable terminal RE and the output enable terminal of the latch 4.
Figure kpo00007
Since the latch 4 is applied to the latch enable state, the high potential signal is inverted into a low potential signal in the inverter I 1 , and the output enable terminal of the clock generator 5 is applied.
Figure kpo00008
Since the clock generator 5 is applied to the output enable state, the clock signal is output to the output terminal Q thereof.

따라서, 이때 카운터(3)는 클럭발생기(5)에서 출력되어 그의 클럭단자(CLK)로 입력되는 클럭신호를 카운트하면서 그의 출력단자(Q1~Qn)로 출력하게 되고, 이 출력단자(Q1~Qn)의 카운트신호는 래치(4)의 입력단자(D1~Dn)에 입력되어 래치된다.Therefore, at this time, the counter 3 outputs to the output terminals Q 1 to Q n while counting clock signals output from the clock generator 5 and input to the clock terminal CLK thereof. The count signals 1 to Q n are input to the input terminals D 1 to D n of the latch 4 and latched.

이와같은 상태에서 상기 측정입력신호(IN)의 전압이 점점 높아져 하이점 전압(HV)보다 높아지면, 비교기(1a)에서 저전위신호가 출력되고, 이때 비교기(1b)에서도 상기의 설명에서와 같이 저전위신호가 출력되고 있으므로, 익스클루시브오아게이트(2)에서 저전위신호가 출력된다. 따라서, 이때 카운터(3)는 클리어되고, 래치(4)는 출력인에이블상태로 되어, 직전에 래치된 카운트값이 그의 출력단자(Q1~Qn)로 출력되고, 이 출력된 카운트 값은 마이크로프로세서제어부(6)에 입력되어 그의 메모리부에 저장된다.In such a state, when the voltage of the measurement input signal IN becomes higher and higher than the high point voltage HV, the low potential signal is output from the comparator 1a, and the comparator 1b as described above. Since the low potential signal is being output, the low potential signal is output from the exclusive oar gate 2. Therefore, at this time, the counter 3 is cleared, the latch 4 is in the output enable state, and the count value latched immediately before is output to its output terminals Q 1 to Q n , and the output count value is output. It is input to the microprocessor control section 6 and stored in its memory section.

그리고, 이때 상기 익스클루시브오아게이트(2)에서 출력된 저전위신호는 인버터(I1)에서 고전위신호로 반전되어 클럭발생기(5)의 출력인에이블단자

Figure kpo00009
에 인가되므로 그 클럭발생기(5)가 출력디스에이블상태로 되어 그의 출력단자(Q)에 클럭신호가 출력되지 않게 된다.In this case, the low potential signal output from the exclusive ogate 2 is inverted into a high potential signal in the inverter I 1 to enable the output enable terminal of the clock generator 5.
Figure kpo00009
Since the clock generator 5 is in the output disabled state, the clock signal is not outputted to the output terminal Q thereof.

이와같은 상태에서 상기 측정입력신호(IN)가 다시 하강기로 접속들어, 그 측정입력신호(IN)의 전압이 하이점 전압(HV)보다 낮아지면, 상기의 설명에서와 같이 비교기(1a)에서 고전위신호가 출력되고 비교기(1b)에서 저전위신호가 출력되어 익스클루시브오아게이트(2)에서 고전위신호가 출력되며, 이에따라 상기의 설명에서와 같이 클럭발생기(5)가 출력인에이블상태로 되어 그의 출력단자(Q)에 클럭신호가 출력되고, 카운터(3)가 클리어상태에서 해제되어 클럭발생기(5)에서 출력되는 클럭신호를 카운트하며, 래치(4)가 래치인에이블상태로 되어 상기 카운터(3)의 카운트신호를 래치하게 된다.In this state, when the measurement input signal IN is connected to the descender again, and the voltage of the measurement input signal IN is lower than the high point voltage HV, as shown in the above description, the comparator 1a The above signal is output, the low potential signal is output from the comparator 1b, and the high potential signal is output from the exclusive oar gate 2. Accordingly, as described above, the clock generator 5 is placed in the output enabled state. The clock signal is outputted to the output terminal Q thereof, the counter 3 is released in the clear state to count the clock signal output from the clock generator 5, and the latch 4 is in the latch enabled state. The count signal of the counter 3 is latched.

이와같은 상태에서 측정입력신호(IN)의 전압이 로우점 전압(LV)보다도 낮아지면, 비교기(1a), (1b)에서 모두 고전위신호가 출력되어 익스클루시브오아게이트(2)에서 저전위신호가 출력되고, 이에따라 상기의 설명에서와 같이 클럭발생기(5)는 출력디스에이블상태로 되어 클럭신호를 출력하지 않고, 카운터(3)는 클리어되며, 래치(4)는 출력인에이블상태로 되어, 직전에 래치된 카운트값을 마이크로프로세서제어부(6)에 입력되어 그의 메모리부에 저장된다.In this state, when the voltage of the measurement input signal IN is lower than the low point voltage LV, a high potential signal is output from both the comparators 1a and 1b, and the low potential is generated from the exclusive oragate 2. The signal is output, and accordingly, as described above, the clock generator 5 is in the output disable state and does not output the clock signal, the counter 3 is cleared, and the latch 4 is in the output enable state. The count value latched immediately before is input to the microprocessor controller 6 and stored in its memory.

따라서, 상기와 같이 마이크로프로세서제어부(6)에 입력되어 그의 메모리부에 저장된 상승기의 카운트값 및 하강기의 카운트값을 이용하여, 상승시간(상승시간=상승기의 카운트값×클럭주기)과 하강시간(하강시간=하강기의 카운트값×클럭주기)을 마이크로프로세서제어부(6)에서 연산할 수 있으며, 사용자의 요구에 따라 그 연산결과를 출력하여 결과표시부(7)에 상승 및 하강시간을 표시하게 된다.Therefore, using the count value of the riser and the count of the descender, which are input to the microprocessor control unit 6 and stored in the memory unit as described above, the rise time (rising time = rise value = clock value of riser x clock cycle) and falling time ( The fall time = the count value of the fall machine x clock cycle) can be calculated by the microprocessor control unit 6, and the rising and falling time is displayed on the result display unit 7 by outputting the calculation result in accordance with the user's request.

제2도에서 본 발명의 동작에 따른 마이크로프로세서제어부(6)의 동작 프로그램의 플로우차트를 보면, 먼저 측정입력신호가 입력되었는지를 체크하여, 측정입력신호가 입력되면 래치인에이블 및 래치출력을 디스에이블하고, 상승시간을 카운트한 후 래치디스에이블 및 래치출력인에이블하여, 상승기 최종 카운트값을 래치에서 독출한다.Referring to the flowchart of the operation program of the microprocessor control unit 6 according to the operation of the present invention in FIG. 2, it is first checked whether a measurement input signal is input, and when the measurement input signal is input, the latch enable and the latch output are disabled. Enable, count the rise time, enable latch disable and latch output, and read the riser final count value from the latch.

그 다음 래치인에이블 및 디스에이블하고, 하강시간을 카운트한 후 래치디스에이블 및 래치출력을 인에이블하여, 하강기 최종 카운트값을 래치에서 독출한다. 그 다음 표시요구가 있는지를 체크하여 상승시간 표시요구가 있으면, 상승기 카운트값을 연산(상승시간=상승기 카운트값×클럭주기)한 후 결과표시부를 구동하여 상승시간을 표시하여, 하강시간 표시요구가 있으면 하강기 카운트값을 연산(하강시간=하강기 카운트값×클럭주기)한 후 결과표시부를 구동하여 하강시간을 표시하며, 표시요구가 없으면 동작종료한다.The latch is then enabled and disabled, the fall time is counted and the latch disable and latch output are enabled to read the descender final count value from the latch. Then, if there is a display request and checks for the rise time, if there is a rise time display request, the riser count value is calculated (rise time = rise count value × clock cycle), and then the result display is driven to display the rise time. If yes, the descender count value is calculated (fall time = descender count value x clock cycle), and then the result display is driven to display the fall time.

본 발명에 따른 측정신호의 시간경과에 따른 회로동작을 표로 나타내면 제3도와 같다.3 shows a circuit operation according to the passage of time of the measurement signal according to the present invention.

이상에서와 같이 본 고안은 전기적 신호의 상승 및 하강시간을 측정할 경우 비교기 및 카운터로 측정회로를 간단히 구성할 수 있을 뿐아니라, 측정신호의 상승 및 하강측정구간을 임의로 지정하여 상승시간 및 하강시간을 측정할 수 있는 효과가 있다.As described above, the present invention can not only easily configure the measuring circuit with a comparator and a counter when measuring the rise and fall time of the electrical signal, but also arbitrarily designate the rise and fall time of the measurement signal and the rise time and fall time. There is an effect that can be measured.

Claims (1)

측정입력신호(IN)의 전압을 하이점 전압(HV) 및 로우점 전압(LV)과 각기 비교하는 비교기(1a), (1b)와, 상기 비교기(1a), (1b)의 출력신호를 배타적 논리합하는 익스클루시브오아게이트(2)와, 상기 익스클루시브오아게이트(2)의 출력신호를 인버터(I1)를 통해 출력인에이블
Figure kpo00010
제어신호로 인가받아 클럭신호를 출력하는 클럭발생기(5)와, 상기 익스클루시브오아게이트(2)의 출력신호를 클리어(
Figure kpo00011
) 제어신호로 인가받고 상기 클럭발생기(5)의 클럭신호를 카운트하는 카운터(3)와, 상기 익스클루시브오아게이트(2)의 출력신호를 래치인에이블(RE) 및 출력인에이블
Figure kpo00012
제어신호로 인가받고 상기 카운터(3)의 카운트신호를 래치하여 출력하는 래치(4)와, 상기 래치(4)로부터 상승기의 카운트값 및 하강기의 카운트값을 입력받아 상승시간 및 하강시간을 연산한 후 결과표시부(7)에 표시하고 마이크로프로세서제어부(6)로 구성하여 된 것을 특징으로 하는 전기적 신호의 상승 및 하강시간 측정장치.The output signals of the comparators 1a and 1b and the output signals of the comparators 1a and 1b are exclusively compared with the voltage of the measurement input signal IN with the high point voltage HV and the low point voltage LV, respectively. The OR of the exclusive OR gate 2 and the output signal of the exclusive OR gate 2 are output enabled through the inverter I 1 .
Figure kpo00010
The clock generator 5 which is applied as a control signal and outputs a clock signal and the output signal of the exclusive oar gate 2 are cleared (
Figure kpo00011
A latch (RE) and an output enable for a counter (3) applied as a control signal to count the clock signal of the clock generator (5), and an output signal of the exclusive oar gate (2).
Figure kpo00012
The latch 4 which is applied as a control signal and latches and outputs the count signal of the counter 3, and the rise time and the fall time are calculated by receiving the count value of the riser and the count value of the descender from the latch 4; After the display on the result display unit 7 and the microprocessor control unit 6, characterized in that the rise and fall time measurement apparatus of the electrical signal.
KR1019910002370A 1991-02-12 1991-02-12 Electrical signal's rising-time and falling-time measuring apparatus KR940009290B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910002370A KR940009290B1 (en) 1991-02-12 1991-02-12 Electrical signal's rising-time and falling-time measuring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910002370A KR940009290B1 (en) 1991-02-12 1991-02-12 Electrical signal's rising-time and falling-time measuring apparatus

Publications (2)

Publication Number Publication Date
KR920016842A KR920016842A (en) 1992-09-25
KR940009290B1 true KR940009290B1 (en) 1994-10-06

Family

ID=19311053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002370A KR940009290B1 (en) 1991-02-12 1991-02-12 Electrical signal's rising-time and falling-time measuring apparatus

Country Status (1)

Country Link
KR (1) KR940009290B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123551B1 (en) * 2010-09-14 2012-03-12 한양대학교 산학협력단 Circuit for measuring interval of events

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526864B1 (en) * 1998-05-20 2006-02-03 삼성전자주식회사 Time measurement system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123551B1 (en) * 2010-09-14 2012-03-12 한양대학교 산학협력단 Circuit for measuring interval of events

Also Published As

Publication number Publication date
KR920016842A (en) 1992-09-25

Similar Documents

Publication Publication Date Title
KR940009290B1 (en) Electrical signal's rising-time and falling-time measuring apparatus
JPS6029906B2 (en) Test method for AC performance of LSI circuits
KR960003442B1 (en) Continuous trigger pulse generating sensor
JP3352793B2 (en) Temperature measuring device
JP2598547Y2 (en) Pattern generator for semiconductor test equipment
JPH0933619A (en) Frequency measuring method in semiconductor testing device
KR910009300Y1 (en) C.d.u. system signal detecting circuit
JPH0121436Y2 (en)
KR940002719Y1 (en) Frequency and duty detecting circuit for microprocessor controlled square wave signal
KR100206906B1 (en) Timer/counter circuit
KR950010490Y1 (en) Checking circuit of delay frequency
KR930003179Y1 (en) Kr/ circuit for testing dc output
JPS63274873A (en) Oscillation detection circuit
JPS585026A (en) Semiconductor integrated circuit
JPH0119545B2 (en)
KR960006203Y1 (en) Testing signal generating circuit for ic tester
JPS6011509Y2 (en) Start/stop/reset circuits for timer counters, etc.
KR930000149Y1 (en) Speed measurement circuit for motor
KR930004087B1 (en) Digital signal transition detection circuit
JPH04332011A (en) Clock monitoring system
RU2032884C1 (en) Integrating meter of ratio of two time intervals
JPS6358287A (en) Time measuring circuit
JPS60174551A (en) Hdb-3 type bipolar signal error detecting circuit
JPH0329873A (en) Mode setting circuit
JPH04109733A (en) Output circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee