KR940008321B1 - Semiconductor device isolation method - Google Patents
Semiconductor device isolation method Download PDFInfo
- Publication number
- KR940008321B1 KR940008321B1 KR1019910024796A KR910024796A KR940008321B1 KR 940008321 B1 KR940008321 B1 KR 940008321B1 KR 1019910024796 A KR1019910024796 A KR 1019910024796A KR 910024796 A KR910024796 A KR 910024796A KR 940008321 B1 KR940008321 B1 KR 940008321B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- etching
- oxide film
- film
- oxynitride
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Abstract
Description
제1도(a) 내지 (d)는 종래의 소자분리방법을 나타내는 제조공정도.1 (a) to (d) is a manufacturing process diagram showing a conventional device isolation method.
제2도(a) 내지 (d)는 본 발명에 의한 소자분리방법을 나타내는 제조공정도.Figure 2 (a) to (d) is a manufacturing process diagram showing a device separation method according to the present invention.
제3도(a) 내지 (d)는 본 발명에 의한 소자분리방법의 일실시예를 나타내는 제조공정도.Figure 3 (a) to (d) is a manufacturing process diagram showing an embodiment of the device isolation method according to the present invention.
제4도(a) 내지 (d)는 본 발명에 의한 소자분리방법의 다른 일실시예를 나타내는 제조공정도.4 (a) to (d) is a manufacturing process diagram showing another embodiment of the device isolation method according to the present invention.
제5도(a) 내지 (d)는 본 발명에 의한 소자분리방법의 또다른 일실시예를 나타내는 제조공정도이다.5 (a) to (d) are manufacturing process diagrams showing another embodiment of the device isolation method according to the present invention.
본 발명은 반도체 장치의 소자분리방법에 관한 것으로, 보다 상세하게는 옥시나이트라이드(SiOxNy)막을 선택적 산화 마스크로 하여 소자분리를 실시하는 반도체 장치의 소자분리방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device, and more particularly, to a device isolation method of a semiconductor device in which device isolation is performed using an oxynitride (SiOxNy) film as a selective oxide mask.
MOS FET간을 분리하는 소자분리영역의 축소는 MOS 미세화 기술에 있어서 중요한 항목의 하나이다.The reduction of the device isolation region separating MOS FETs is one of the important items in MOS miniaturization technology.
특히, 대용량 메모리에서는 소자분리 치수가 메모리 셀 사이즈를 정하는 커다란 요인이 되고 있으며 근년 그 활발한 연구개발이 진행되고 있다. CMOS 논리 LSI에 있어서도 칩 패턴 전체를 비례축소해 가는데 있어서는 소자분리영역의 비례축소가 불가피하다.In particular, in the large-capacity memory, the device isolation dimension has become a big factor in determining the memory cell size. In the CMOS logic LSI, in order to proportionally shrink the entire chip pattern, the proportional reduction of the element isolation region is inevitable.
소자분리 기술로서 종래 대부분의 MOS LSI에 사용되어 온 방법은 LOCOS(local oxidation of silicon)법으로서 그의 제조공정이 제1도(a) 내지 (d)에 도시되어 있다.The method that has been used in most conventional MOS LSIs as a device isolation technique is a local oxidation of silicon (LOCOS) method and its manufacturing process is shown in FIGS. 1A to 1D.
제1도(a)에 도시된 바와 같이, 실리콘 반도체 기판(1)상에 얇은 산화막(2)을 형성하고 상기 산화막(2)의 상부에 질화막(3)을 도포한 후 소자 형성영역에만 포토레지스트(PR)을 도포한다.As shown in FIG. 1A, a thin oxide film 2 is formed on the silicon semiconductor substrate 1, and the nitride film 3 is applied on the oxide film 2, and then the photoresist is formed only in the device formation region. (PR) is applied.
그후, 소자간의 분리를 위한 영역을 형성하기 위해 사진식각법에 의해 상기 질화막(3)의 일부를 에칭하여 제1도(b)와 같이 개구를 형성한다.Thereafter, a portion of the nitride film 3 is etched by photolithography to form a region for separation between the elements, thereby forming an opening as shown in FIG.
다음, 상기 실리콘 반도체 기판(1)의 도전형과 동일 도전형의 불순물을 고농도로 상기 개구를 통하여 이온주입하여 이온주입영역을 형성하고 상기 포토 레지스트(PR)을 제거한 후 고온의 로(furance)에서 산화공정을하여 두꺼운 필드 산화막(4)을 형성한다. 이때, 상기 산화막의 성장은 산화마스크로 사용되는 질화막이 없는 부분에서 급속히 성장하며 상기 질화막(3)의 단부에서도 옆면 산화가 일어나 새의 부리모양과 같은 형상 즉 버즈비크(bird's beak) 현상이 생김과 동시에 상기 이온주입한 불순물도 활성화됨과 동시에 확산이 일어나 채널 스토퍼영역(6)이 제1도(c)와 같이 형성된다.Next, impurities of the same conductivity type as those of the silicon semiconductor substrate 1 are ion-implanted at high concentration through the opening to form an ion implantation region, and after removing the photoresist PR, in a high temperature furnace. An oxidation process is performed to form a thick field oxide film 4. At this time, the growth of the oxide film is rapidly grown in the portion without the nitride film used as the oxide mask, and the side surface oxidation occurs at the end of the nitride film 3, so that the bird's beak shape, that is, the bird's beak phenomenon occurs. At the same time, the ion implanted impurities are also activated and diffused to form the channel stopper region 6 as shown in FIG.
마지막으로, 제1도(d)에 도시된 바와 같이 트랜지스터 또는 캐패시터등이 형성되는 반도체 소자영역(7a)와 (7b)간이 최종분리영역(8)에 의해 분리되게 된다.Finally, as shown in FIG. 1 (d), the semiconductor device regions 7a and 7b where transistors, capacitors, etc. are formed are separated by the final isolation region 8.
그러나, 상기와 같은 LOCOS법에 의한 분리영역의 형성은 필드 산화막(4)의 성장시 형성되는 새부리모양(5)의 소자영역(7a, 7b)로의 확장과 채널 스토퍼영역(6)의 측면 확산에 의한 소자영역(7a, 7b)의 축소로 인한 고밀도 반도체 장치의 액티브영역의 축소화에 문제점이 발생하게 된다.However, the formation of the isolation region by the LOCOS method as described above causes the expansion of the beak shape 5 formed in the growth of the field oxide film 4 to the element regions 7a and 7b and the lateral diffusion of the channel stopper region 6. The reduction of the active region of the high density semiconductor device due to the reduction of the element regions 7a and 7b is caused.
특히 메가디램의 반도체 기억장치의 제조를 위해서는 1㎛를 제어할 수 있는 제조기술이 필요하게 되는데 상술된 바와 같은 분리영역의 형성방법으로는 필드 산화막(4)의 두께를 3500Å이상의 두께로 할 경우 제조되는 액티브 영역의 협소화는 심각한 문제로 대두된다.In particular, in order to manufacture a semiconductor memory device of megadiram, a manufacturing technique capable of controlling 1 μm is required. The method of forming a separation region as described above is performed when the thickness of the field oxide film 4 is set to a thickness of 3500 GPa or more. The narrowing of the active area becomes a serious problem.
또한 이와 같은 LOCOS법은 포토 마스크 크기의 한계를 극복하지 못해 역시 액티브 영역의 축소화에 지장을 초래하며 3차원적 산화현상으로 인해 고집적을 요하는 장치에 적용할 수 없는 문제점이 있다.In addition, the LOCOS method does not overcome the limitation of the size of the photo mask, which also causes a reduction in the reduction of the active area, and there is a problem that the LOCOS method cannot be applied to a device requiring high integration due to three-dimensional oxidation.
따라서, 본 발명의 목적은 포토 마스크 크기의 한계를 극복하여 소자분리영역의 스페이서를 작게 형성하는 반도체 장치의 소자분리방법을 제공하기 위한 것이다.Accordingly, an object of the present invention is to provide a device isolation method of a semiconductor device that overcomes limitations of the photo mask size to form a small spacer in the device isolation region.
본 발명의 또다른 목적은 3차원적 산화 현상을 제거하여 고집적을 요하는 반도체장치에 적용할 수 있는 반도체 장치의 소자분리 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a device isolation method of a semiconductor device that can be applied to a semiconductor device requiring high integration by removing three-dimensional oxidation.
상술된 본 발명의 목적을 달성하기 위한 반도체 장치의 소자분리방법은 실리콘 기판상에 제1옥시나이트라이드막을 형성한 후 사진식각법에 의해 제1옥시나이트라이드막의 일정깊이까지 식각하여 개구부를 형성하는 단계, 전표면상에 제1옥시나이트라이드막을 도포하는 단계, 산화막을 식각 기준면으로하여 기판의 일부가 드러나도록 식각하여 스페이서를 형성하는 단계 및 필드 산화막을 형성한 후 버퍼층을 제거하여 최종소자분리영역을 형성하는 단계로 이루어지는 것을 특징으로 한다.A device isolation method of a semiconductor device for achieving the above object of the present invention is to form an opening by forming a first oxynitride film on a silicon substrate and then etching to a predetermined depth of the first oxynitride film by a photolithography method. Forming a spacer by etching a portion of the substrate to expose the oxide layer as an etch reference plane, forming a spacer, and removing the buffer layer after forming the field oxide layer Characterized in that it comprises a step of forming.
상술된 본 발명의 목적을 달성하기 위한 또다른 반도체 장치의 소자분리방법은 실리콘 기판상에 제1옥시나이트라이드막을 형성한 후 산화막의 형성단계를 더 포함하는 것을 제외하고는 상기 소자분리방법과 동일한 단계로 이루어지는 것을 특징으로 한다.The device isolation method of another semiconductor device for achieving the above object of the present invention is the same as the device isolation method except that the method further comprises the step of forming an oxide film after forming the first oxynitride film on the silicon substrate. It is characterized by consisting of steps.
상술된 본 발명의 목적을 달성하기 위한 또다른 반도체 장치의 소자분리방법은 옥시나이트라이드막의 일정깊이까지 식각할때 실리콘 기판의 드러나도록 식각하는 것을 제외하고는 상기 소자분리방법과 동일한 단계로 이루어지는 것을 특징으로 한다.The device isolation method of another semiconductor device for achieving the above object of the present invention comprises the same steps as the device isolation method except that the silicon substrate is etched to be exposed when etching to a certain depth of the oxynitride film. It features.
상술된 본 발명의 목적을 달성하기 위한 또다른 반도체 장치의 소자분리방법은 실리콘 기판상에 옥시나이트라이드막을 형성하는 단계, 상기 옥시나이트라이드막상에 제1산화막을 형성하고 사진식각법으로 산화막의 일부를 식각한 후 제2산화막을 기판전면에 도포하는 단계, 식각법으로 스페이서를 형성한 후 상기 제1산화막이 제거될 때까지 식각하여 기판 일부를 리세스하는 단계 및 필드 산화막을 형성한 후 버퍼층을 제거하여 최종 소자분리영역을 형성하는 단계로 이루어지는 것을 특징으로 한다.Another device isolation method of a semiconductor device for achieving the above object of the present invention comprises the steps of forming an oxynitride film on a silicon substrate, forming a first oxide film on the oxynitride film and a portion of the oxide film by photolithography After etching the second oxide film on the entire surface of the substrate, forming a spacer by the etching method and etching until the first oxide film is removed to recess a portion of the substrate and after forming a field oxide film buffer layer Removing to form a final device isolation region.
지금부터는 첨부된 도면을 참고로하여 본 발명에 대해 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
제2도(a) 내지 (d)는 본 발명의 반도체 장치의 소자분리방법을 도시한 공정도이다.2 (a) to (d) are process diagrams showing the device isolation method of the semiconductor device of the present invention.
제2도(a)를 살펴보면, 실리콘 기판(21)상에 1500Å두께의 제1옥시나이트라이드막(22), 120Å두께의 CVD법으로 형성된 산화막(23)을 순차적으로 형성한 후 일반적인 사진식각법을 실시하여 상기 CVD법으로 형성된 산화막(23) 및 상기 옥시나이트라이드막(22)의 일정깊이까지 식각하여 개구부를 형성한다. 이때, 일정깊이까지 식각하는 이유는 식각시 발생하는 손상을 줄이기 위한 것이다.Referring to FIG. 2A, a first photonitride film 22 having a thickness of 1500 mW and an oxide film 23 formed by a 120 mW CVD method are sequentially formed on a silicon substrate 21, and then a general photolithography method is performed. To form an opening by etching to the predetermined depth of the oxide film 23 and the oxynitride film 22 formed by the CVD method. At this time, the reason for etching to a certain depth is to reduce the damage occurring during etching.
그후, 기판 전표면상에 1500Å두께의 제2옥시나이트라이드막(24)을 제2도(b)에 도시된 바와 같이 형성한다.After that, a second oxynitride film 24 having a thickness of 1500 mW is formed on the entire surface of the substrate as shown in FIG.
제2도(c)를 참조하면, 상기 CVD법으로 형성된 산화막(23)을 식각 기준면으로하여 건식식각법으로 식각하여 스페이서(25)를 형성한다. 스페이서를 형성하기 위한 식각시 실리콘 기판이 일부 드러나도록 식각한다.Referring to FIG. 2C, the spacer 25 is etched by dry etching using the oxide film 23 formed by the CVD method as an etching reference plane. The silicon substrate is etched to partially expose the etching substrate to form the spacer.
다음에, 열산화공정을 실시하여 필드 산화막을 형성하고 옥시나이트라이드막과 CVD법으로 형성된 산화막을 구성된 버퍼층을 습식식각법으로 식각하여 제거한 후 제2도(d)에 도시된 바와 같이 최종 소자분리영역(26)이 형성된다.Next, a thermal oxidation process is performed to form a field oxide film, and the oxide layer formed by the oxynitride film and the CVD method is etched and removed by wet etching, followed by separation of the final device as shown in FIG. Region 26 is formed.
본 발명의 이와 같은 소자분리방법은 일반적인 포토기술의 한계보다 더욱 작은 스페이서를 형성할 수 있으며, 3차원적 산화현상을 극복할 수 있고 유효소자분리 길이를 늘릴 수 있어 단순한 공정으로도 반도체 장치의 고집적화를 실현할 수 있다.Such a device isolation method of the present invention can form a spacer smaller than the limits of the general photo technology, can overcome the three-dimensional oxidation phenomenon and increase the effective device separation length high integration of semiconductor devices in a simple process Can be realized.
본 발명에 의한 소자분리방법의 일실시예를 나타내는 제조공정도가 제3도(a) 내지 (d)에 도시된다.A manufacturing process diagram showing an embodiment of the device isolation method according to the present invention is shown in FIGS. 3A to 3D.
제3도(a)에서, 실리콘 기판(31)상에 제1옥시나이트라이드막(32)을 1500Å의 두께로 형성한 후 사진식각법에 의해 상기 제1옥시나이트라이드막(32)의 일정깊이까지를 식각하여 개구부를 형성한다.In FIG. 3A, after forming the first oxynitride film 32 on the silicon substrate 31 to a thickness of 1500 Å, a predetermined depth of the first oxynitride film 32 is formed by a photolithography method. Etch up to form openings.
그후, 기판 전표면에 제3도(b)에 도시된 바와 같이 제2옥시나이트라이드막(33)을 형성한다.Thereafter, a second oxynitride film 33 is formed on the entire surface of the substrate as shown in FIG.
제3도(c)를 참고하면, 건식식각법을 이용하여 상기 옥시나이트라이드막(32)을 식각기준면으로 식각하여 스페이서(34)를 형성하고 이때, 상기 실리콘 기판(31)의 일부가 드러나도록 식각한다.Referring to FIG. 3C, the oxynitride layer 32 is etched using an etching reference plane to form an spacer 34 by using a dry etching method, so that a part of the silicon substrate 31 is exposed. Etch it.
다음으로, 열산화공정을 실시하여 필드 산화막을 형성한 후 상기 옥시나이트라이드막(32)을 습식식각법으로 제거하여 최종 소자분리영역(35)을 형성한다.Next, after the thermal oxidation process is performed to form a field oxide film, the oxynitride film 32 is removed by wet etching to form a final device isolation region 35.
제4도(a) 내지 (d)는 본 발명에 의한 또다른 소자분리방법을 나타내는 제조공정도이다.4 (a) to (d) are manufacturing process diagrams showing another device isolation method according to the present invention.
제4도(a)에 도시된 바와 같이, 실리콘 기판(41)상에 1500Å두께의 옥시나이트라이드막(42), 120Å두께의 CVD법으로 형성된 산화막(43)을 순차적으로 형성한 후 일반적인 사진식각법으로 상기 실리콘 기판(41)의 일부가 드러나도록 식각하여 개구부를 형성한다.As shown in FIG. 4 (a), a 1500-nm-thick oxynitride film 42 and an oxide film 43 formed by a 120-kV CVD method are sequentially formed on the silicon substrate 41, followed by general photolithography. By etching, part of the silicon substrate 41 is exposed to form an opening.
제4도(b), (c) 및 (d)의 공정단계는 상기 제2도(b), (c) 및 (d)의 공정단계와 동일하다. 본 실시예가 상기 제2도(a) 내지 (d)에 의하여 형성되는 소자분리방법과 다른점은 상기 제4도(a)를 통해서 알 수 있는 바와 같이 개구부를 형성할때 실리콘 기판까지 식각한다는 점이다. 미설명부호 44는 제2옥시나이트라이드막, 45는 스페이서, 46은 최종 소자분리영역을 각각 나타낸다.Process steps of FIGS. 4B, 4C, and 3D are the same as those of FIGS. 2B, 4C, and 3D. The present embodiment differs from the device isolation method formed by the second drawings (a) to (d) in that it is etched to the silicon substrate when the opening is formed, as can be seen through the fourth drawing (a). to be. Reference numeral 44 denotes a second oxynitride film, 45 a spacer, and 46 a final device isolation region, respectively.
제5도(a) 내지 (d)는 본 발명에 의한 또다른 소자분리방법을 나타내는 제조공정도이다.5 (a) to (d) are manufacturing process diagrams showing another device isolation method according to the present invention.
제5도(a)를 참조하면, 실리콘 기판(51)상에 1500Å두께의 옥시나이트라이드막(52), CVD법으로 형성된 제1산화막(53)을 순차적으로 형성한 후 사진식각법으로 상기 제1산화막(53)의 일부를 선택적으로 식각하여 개구부를 형성한다.Referring to FIG. 5A, an oxynitride film 52 having a thickness of 1500 상 에 and a first oxide film 53 formed by CVD are sequentially formed on the silicon substrate 51, and then the photolithography method is performed. A part of the oxide film 53 is selectively etched to form an opening.
그후, 제5도(b)에 도시되는 바와 같이 기판 전표면에 CVD법으로 형성된 제2산화막(54)을 형성한다.Thereafter, as shown in Fig. 5B, a second oxide film 54 formed by CVD is formed on the entire surface of the substrate.
다음에 건식식각을 실시하여 스페이서를 형성한 후 제1산화막(53)이 제거될때까지 식각하여 기판 일부를 일정깊이로 리세스한다(제5도(c)).Subsequently, dry etching is performed to form a spacer, and then a portion of the substrate is recessed to a predetermined depth by etching until the first oxide film 53 is removed (FIG. 5C).
그후, 열산화공정을 실시하여 필드 산화막을 형성한 후 상기 옥시나이트라이드막(52)을 습식식각법으로 제거하여 제5도(d)에 도시되는 바와 같이 최종 소자분리영역(55)을 형성한다.Thereafter, a thermal oxidation process is performed to form a field oxide film, and then the oxynitride film 52 is removed by wet etching to form a final device isolation region 55 as shown in FIG. .
이상의 본 발명에 의한 소자분리방법의 여러 실시예를 통하여 알수 있는 바와 같이, 선택적 산화방법에 있어서, 산화방지용 마스크로서 옥시나이트라이드막을 사용하여 통상의 사진식각법으로 인해 한정되는 개구부 크기의 한계를 극복하므로써 고집적을 원하는 보다 작은 스페이서를 제공할 수 있는 장점이 있다.As can be seen through various embodiments of the device isolation method according to the present invention, in the selective oxidation method, using an oxynitride film as an anti-oxidation mask to overcome the limitation of the opening size limited by the conventional photolithography method This has the advantage that it is possible to provide smaller spacers that want high integration.
또한 본 발명의 반도체 장치의 소자분리방법에 의하면 3차원적 산화현상을 제거할 수 있으므로 고집적 반도체 장치에 저거용할 수 있는 잇점도 있다.In addition, according to the device isolation method of the semiconductor device of the present invention, since the three-dimensional oxidation phenomenon can be removed, there is an advantage that it can be used in a highly integrated semiconductor device.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910024796A KR940008321B1 (en) | 1991-12-28 | 1991-12-28 | Semiconductor device isolation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910024796A KR940008321B1 (en) | 1991-12-28 | 1991-12-28 | Semiconductor device isolation method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930014885A KR930014885A (en) | 1993-07-23 |
KR940008321B1 true KR940008321B1 (en) | 1994-09-12 |
Family
ID=19326359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910024796A KR940008321B1 (en) | 1991-12-28 | 1991-12-28 | Semiconductor device isolation method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940008321B1 (en) |
-
1991
- 1991-12-28 KR KR1019910024796A patent/KR940008321B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930014885A (en) | 1993-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100295929B1 (en) | Filling of high aspect ratio trench isolation | |
US6818496B2 (en) | Silicon on insulator DRAM process utilizing both fully and partially depleted devices | |
KR960006432B1 (en) | Method of forming a semiconductor device isolation region | |
JP2521611B2 (en) | Method of manufacturing CMOS having twin well | |
US4981813A (en) | Pad oxide protect sealed interface isolation process | |
JPH06326090A (en) | Isolation method for integrated circuit element | |
JPS58220445A (en) | Manufacture of semiconductor integrated circuit | |
KR100205313B1 (en) | Manufacture of semiconductor device | |
US5256895A (en) | Pad oxide protect sealed interface isolation | |
JPH0628282B2 (en) | Method for manufacturing semiconductor device | |
KR940008321B1 (en) | Semiconductor device isolation method | |
US5933722A (en) | Method for manufacturing well structure in integrated circuit | |
KR0167600B1 (en) | Element isolation method of semiconductor apparatus | |
KR100190195B1 (en) | Fabrication method of semiconductor device | |
KR100239669B1 (en) | Mask of field oxidation in semiconductor device and method of manufacturing the same | |
KR100253344B1 (en) | Manufacturing method for contact hole of semiconductor memory | |
KR0148611B1 (en) | Formation method of element isolation layer for semiconductor devices | |
KR0172552B1 (en) | Semiconductor device fabrication method | |
KR19990026599A (en) | Method of manufacturing device isolation film for semiconductor memory device | |
KR940001153B1 (en) | Isolation method of semiconductor device | |
JP2000150878A (en) | Manufacture of semiconductor integrated circuit device | |
JPH04267336A (en) | Manufacture of semiconductor device | |
JPS595645A (en) | Manufacture of semiconductor device | |
JP2731308B2 (en) | Method for manufacturing semiconductor device | |
JPS6331124A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010807 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |