KR940006508B1 - 광반도체제조장치 - Google Patents

광반도체제조장치 Download PDF

Info

Publication number
KR940006508B1
KR940006508B1 KR1019910008152A KR910008152A KR940006508B1 KR 940006508 B1 KR940006508 B1 KR 940006508B1 KR 1019910008152 A KR1019910008152 A KR 1019910008152A KR 910008152 A KR910008152 A KR 910008152A KR 940006508 B1 KR940006508 B1 KR 940006508B1
Authority
KR
South Korea
Prior art keywords
chip carrier
stage
optical semiconductor
semiconductor manufacturing
manufacturing apparatus
Prior art date
Application number
KR1019910008152A
Other languages
English (en)
Inventor
레이지 오노
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 전자 엔지니어링 가부시키가이샤
나가베 고이치로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 전자 엔지니어링 가부시키가이샤, 나가베 고이치로 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR940006508B1 publication Critical patent/KR940006508B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Device Packages (AREA)
  • Jigs For Machine Tools (AREA)
  • Light Receiving Elements (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
광반도체제조장치
[도면의 간단한 설명]
제1도(a) 및 제1도(b)는 본 발명의 1실시예에 따른 광반도체제조장치의 평면도 및, 측면도.
제2도는 본 발명의 다른 실시예에 따른 광반도체제조장치의 평면도.
제3도 및 제4도는 종래의 광반도체제조장치의 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1,11,21 : 스테이지상부(statge 上部) 2,12,22 : 스테이지하부(stage 下部)
3 : 칩캐리어(chip carrier) 3a : 수광소자
4,14 : 요부(部) 5,16,26 : 고정관
13 : 단차면[원호형상의 요면(面)] 15,25 : 압압면(押歷面)
[발명의 상세한 설명]
(산업상의 이용분야)
본 발명은 광반도체소자를 칩캐리어에 탑재시키기 위한 광반도체제조장치에 관한 것으로, 특히 다종류의 칩캐리어를 항상 스테이지상의 동일한 위치에 높은 정밀도로 설치시킬 수 있는 광반도체제조장치에 관한 것이다.
(종래의 기술 및 그 문제점)
일반적으로, 광통신용 모듈 등에는 수종류의 광반도체소자가 조립되어 있고, 그중 어떤 것은 조립 및 보수를 간편하게 하기 위해 세라믹 등으로 이루어진 칩캐리어에 개별적으로 실장되어 있다.
칩캐리어에 실장된 광반도체소자는, 예컨대 제3도 및 제4도에 나타낸 바와 같은 제조장치를 사용하여 실장되게 한다.
제3도에 나타낸 종래예의 경우, 스테이지는 가열가능한 단차(段差)를 갖춘 금속제의 스테이지상부(1) 및 스테이지하부(2)로 이루어지고, 칩캐리어(3)는 스테이지하부(2)상에 배치된다. 스테이지상부(1)의 단차부의 원부에는 칩캐리어(3)의 위치결정을 의해 구형상(矩形狀)의 요부(凹部; 4)가 형성되어 있고, 구형상의 요부(4)와 대향하여 배치된 고정관(5)에 의해 칩캐리어(3)의 측면이 꽉 눌려져 고정되게 된다. 또, 참조부호6,7 및 10은 각각 물림판, 클램프(clamp) 및 나사를 나타낸다.
따라서, 이와 같은 광반도체제조장치에서는 구형상의 요부(4)에 칩캐리어를 배치하기 때문에, 구형상의 요부(4)의 치수이상의 칩캐리어는 배치될 수 없게 된다. 또, 구형상의 요부(4)의 치수를 필요이상으로 크게하는 것은 칩캐리어를 배치하여 고정시킬때의 위치의 오차가 커지게 되어 광반도체소자를 탑재시킬때의 위치정밀도가 악화되게 된다.
또한, 제4도에 나타낸 다른 종래예의 경우에는 가열가능한 평판형상의 금속스테이지(8)상에 칩캐리어(3)를 배치하고, 칩캐리어(3)의 단부를 위쪽에서 고정판(9)으로 꽉 눌러서 고정시키고 있다. 이 제조장치에서는 칩캐리어(3)의 단부를 위쪽으로부터 고정판으로 누르게 되는데, 일반적으로 고정판(9)에 의해 눌러지는 칩캐리어의 단부는 수 mm정도로 대단히 작기 때문에, 칩캐리어의 다른 단부가 부상하게 되어 고정이 불완전하게 되거나 칩캐리어표면을 덮고 있는 금속막(많은 경우에서는 전극막)에 손상을 주게 된다.
상술한 바와 같이 제3도에 나타낸 종래의 광반도체제조장치에 있어서는, 칩캐리어의 치수 및 형상에 따라 스테이지상의 고정도구를 교환해야 한다고 하는 번거로움과 비경제성이 있었다. 또 제4도에 나타낸 종래의 광반도제제조장치에 있어서는, 칩캐리어의 고정이 불완전하게 되거나 칩캐리어의 표면을 덮는 전극막에 손상을 주게 된다고 하는 문제가 있었다.
(발명의 목적)
이에 본 발명은 상기와 같은 문제점들을 해결하기 위해 이루어진 것으로,1개의 광반도체제조장치로 다종류의 칩캐리어에 대해 광반도체소자의 탑재작업이 가능하고, 또 칩캐리어에 손상을 주지 않고 항상 동일한 위치에 높은 정밀도로 칩캐리어를 배치시킬 수 있는 광반도체제조장치를 제공하고자 함에 그 목적이 있다.
(발명의 구성)
상기한 목적을 달성하기 위한 본 발명의 광반도체제조장치는, 상부(上部)에 작업공간을 갖춘 스테이지와,이 스테이지상에 배치되는 반도체소자탑재용 부재(部材)인 칩캐리어를 고정시키는 수단을 구비한 광반도체제조장치에 있어서, 상기 칩캐리어가 배치되는 스테이지하부(下部)와, 이 스테이지하부와 단차를 이루고 상기 칩캐리어의 측면에 접하는 단차면을 갖춘 스테이지상부 및 이 스테이지상부의 상기 단차면과 대향하여상기 칩캐리어의 다른 측면을 압압(押歷)하는 압압면(押壁面)을 갖춤과 더불어 스테이지하부면에 따라 이동및 고정을 자유자재로 하는 칩캐리어고정관을 구비하고 있고, 상기 스테이지상부의 상기 단차면 또는 상기 칩캐리어고정판의 상기 압압면중 어느 한쪽면이 원호형상의 요면인 것을 특징으로 한다.
(작용)
스테이지하부에 실치된 칩캐리어는, 그 양측면이 스테이지상부의 단차면과 이것에 대향하는 고정간의 압압면에 협지되어 스테이지하부에 따른 압압력(押歷力)을 받게 된다. 단차면 또는 압압면중 어느 한쪽면, 예컨대 단차면이 원호형상의 요면이고 고정판의 압압면이 평면이라고 하면, 칩캐리어는 고정되기 전에 배치되었던 위치에 관계없이 고정간에서 원호형상의 요부의 최심부(最深部; 원호의 중심)로 향하는 힘을 받음으로써 원호형상의 요부의 원주상을 이동하게 되므로, 항상 스테이지하부의 동일한 위치에 배치되어 고정되게 된다.
칩캐리어의 한 변의 길이가 원호상에 형성되는 현(弦)의 최대치이하이면, 상기 칩캐리어는 형상에 상관없이 실치될 수 있게 된다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 광반도체제조장치 및 그 장치를 사용하여 수광소자(3a)를 칩캐리어(3)에 탑재시킨 직후의 상태의 일예를 나타낸 것으로, 동도(a)는 평면도이고 동도(b)는 측면도이다.
본 발명의 광반도체제조장치는 칩캐리어(3)가 배치되는 스테이지하부(12)와, 이것과 단차를 이름과 더불어 칩캐리어(3)의 측면에 접하는 단차면(13)을 갖춘 스테이지상부(11), 이 단차면(13)과 대향하여 칩캐리어의 다른 측면을 압압하는 면(15)를 갖춤과 더불어 스테이지하부(12)표면에 따라 이동 및 고정을 자유자재로하는 칩캐리어고정판(16)을 구비하고 있다. 또, 칩캐리어의 측면에 접하는 부분의 스테이지상부(11)의 단차면(13)은 원호형상의 요면을 형성하고 있다. 여기서, 원호형상의 요면(13)은 스테이지상부(11)의 단차면을 스테이지면방향으로 깎아내어 외주가 원호의 요부(14)를 형성할때의 내측면이다. 또, 고정간(16)의 압압면(15)은 평면형상이다. 즉, 이 광반도체제조장치가 칩캐리어(3)와 접하는 부분은, 스테이지상부(11)와 스테이지하부(12) 및 칩캐리어고정판(16)으로 이루어져 있다. 고정판(16)은 클램프부(7)와 나사(10a)에 의해 접속되어 클램프부(7)와 연동(連動)해서 스테이지하부(12)의 면상(面上)을 원호형상의 요부(14)의 최심부로 향하는 한방향으로 수평이동시키는 구성으로 되어 있다. 물림판(6)은 이 판과 스테이지하부(12)간을 고정판(16)이 이동할 수 있는 간격을 유지하고, 나사(10b)를 매개하여 스테이지하부(12)에 고정되어 있다. 칩캐리어(3)의 표면에는 도시되어 있지 않지만, 금(金)도금되고 전기적으로 절연된 전극이 형성되어 있다.
다음으로, 제1도의 광반도체제조장치를 사용하여 칩캐리어(3)에 수광소자(3a)를 탑재시키는 작업순서의 개요를 설명한다. 우선 도시되어 있지 않지만, 장치의 아랫쪽의 버튼을 눌러서 고정판(16)을 원형상의 요부(14)로부터 후퇴시킨 후에 칩캐리어(3)를 원호형상의 요부(14)에 배치한다. 이어서, 누르고 있던 버튼을 놓게 되면 고정판(16)이 원호형상의 요부(14)의 최심부를 향해 이동하게 되므로 압압면(15)에 의해 칩캐리어(3)의 측면은 밀리게 되고, 캐리어(3)의 반대측면은 원호형상의 요면(13)의 원주상을 이동하게 되어 항상 스테이지하부(12)상의 일정한 위치에 고정되게 된다. 또, 본 실시예의 경우에서 이 일정한 위치는 칩캐리어(3)의 측면이 고정판(16)의 압압면과 평행하고, 또 스테이지상부(11)의 원호형상의 요면(13)과 접하는 위치이다. 계속해서, 칩캐리어(3)표면의 전극막의 소정위치에 납땜에 의해 수광소자(3a)를 고착시킨다. 또한,수광소자(3a)의 전극단자와 칩캐리어(3)표면의 다른 전극막을 금선(金 wire: 도시되지 않음)에 의해 접속시킨다. 마지막으로, 장치의 아랫쪽의 버튼을 눌러서 고정판(16)을 해방시키고, 수광소자(3a)가 탑재된 칩캐리어(3)를 취출(取出)함으로써 작업을 완료하게 된다.
이 반도체제조장치를 이용하여 실장을 행한 결과, 종래의 장치와 비교하여 다종류의 칩캐리어가 사용될수 있게 되고, 손상에 의한 외관의 원료대 제품비가 98% 이상으로 종래와 비교하여 30% 이상 향상되게 되었다. 또, 칩캐리어의 탑재위치의 오차에 의한 광반도체소자의 위치정밀도의 원료대 제품비가 95% 이상으로 종래와 비교하여 35% 이상 향상되는 현저한 효과를 나타나게 되었다.
본 발명은 상기 실시예에 한정되지 않고, 고정판의 압압면을 원호형상의 요부로 하여도 좋다. 제2도는그 예를 나타낸 상면도로서, 제1도와 동일한 참조부호는 동일한 부분을 나타낸다. 칩캐리어(3)는 스테이지하부(22)상에 배치되고, 그 양측면이 스테이지상부(21)의 평면형상의 단차면(23)과 고정관(26)의 원호형상의 요면의 압압면(25)에 협지되어 고정되게 된다. 이 광반도체제조장치는 상기 실시예(제1도)에 준하는 작용 및 효과를 얻을 수 있다.
또, 상기 실시예에서는 수광소자를 탑재하는 칩캐리어를 예로들어 설명했지만, 본 발명은 발광소자 등과같은 다른 반도체소자를 탑재하는 칩캐리어에 대해서도 적용될 수 있음은 물론이다.
또, 본 실시예에서는 칩캐리어의 형상이 직방체(直方體)이었지만, 사다리꼴이나 원주형의 칩캐리어에 대해서도 유효하다.
(발명의 효과)
상술한 바와 같이 본 발명에 의해,1개의 반도체제조장치에서 다종류의 칩캐리어에 대해 광반도체소자의 탑재작업이 가능하게 되고, 또 칩캐리어에 손상을 주지 않고 항상 동일한 위치에 높은 정밀도로 칩캐리어를 배치시킬 수 있는 광반도체제조장치를 제공할 수 있게 되었다.

Claims (1)

  1. 상부에 작업공간을 갗춘 스테이지와, 이 스테이지상에 배치되는 반도체소자탑재용 부재인 칩캐리어(3)를 고정시키는 수단을 구비한 광반도체제조장치에 있어서, 상기 칩캐리어(3)가 배치되는 스테이지하부(12)와, 이 스테이지하부와 단차를 이루고 상기 칩캐리어(3)의 측면에 접하는 단차면(13)을 갖춘 스테이지상부(11) 및 이 스테이지상부(11)의 상기 단차면(13)과 대향하여 상기 칩캐리어(3)의 다른 측면을 압압하는 압압면(15)을 갖춤과 더불어 스테이지하부(12)면에 따라 이동 및 고정을 자유자재로 하는 칩캐리어 고정판(16)을 구비하고 있고, 상기 스테이지상부(11)의 상기 단차면(13) 또는 상기 칩캐리어 고정판(16)의 상기 압압면(15)중 어느 한쪽면이 원호형상의 요면인 것을 특징으로 하는 광반도체제조장치.
KR1019910008152A 1990-05-21 1991-05-20 광반도체제조장치 KR940006508B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02-129108 1990-05-21
JP2129106A JP2566042B2 (ja) 1990-05-21 1990-05-21 光半導体製造装置

Publications (1)

Publication Number Publication Date
KR940006508B1 true KR940006508B1 (ko) 1994-07-21

Family

ID=15001221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008152A KR940006508B1 (ko) 1990-05-21 1991-05-20 광반도체제조장치

Country Status (5)

Country Link
US (1) US5154729A (ko)
EP (1) EP0458246B1 (ko)
JP (1) JP2566042B2 (ko)
KR (1) KR940006508B1 (ko)
DE (1) DE69111513T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153721A (ja) * 1993-11-26 1995-06-16 Seiko Seiki Co Ltd ダイシング装置
US5745364A (en) * 1994-12-28 1998-04-28 Nec Corporation Method of producing semiconductor wafer
JP4657590B2 (ja) 2002-08-28 2011-03-23 オイレス工業株式会社 滑り軸受及びそれを具備した軸受機構
JP4391217B2 (ja) * 2003-12-16 2009-12-24 株式会社トプコン 表面検査装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564568A (en) * 1968-08-22 1971-02-16 Mallory & Co Inc P R Method of locating and holding semiconductor wafer
US3709378A (en) * 1971-03-04 1973-01-09 Ibm Aligning and orienting apparatus
US4125252A (en) * 1974-10-01 1978-11-14 Jeumont-Schneider Power semiconductor assembly and the method and apparatus for assembly thereof
JPS52124168A (en) * 1976-04-12 1977-10-18 Matsushita Electric Ind Co Ltd Method of assembling electronic device circuit
JPS57138587A (en) * 1981-02-13 1982-08-26 Matsushita Electric Ind Co Ltd Shifter for article
US4519295A (en) * 1983-06-02 1985-05-28 Allied Corporation Vacuum brake boosters
JPH03136232A (ja) * 1989-08-31 1991-06-11 Dainippon Screen Mfg Co Ltd 基板の表面処理装置

Also Published As

Publication number Publication date
EP0458246B1 (en) 1995-07-26
JPH0425150A (ja) 1992-01-28
DE69111513D1 (de) 1995-08-31
EP0458246A1 (en) 1991-11-27
US5154729A (en) 1992-10-13
DE69111513T2 (de) 1996-02-15
JP2566042B2 (ja) 1996-12-25

Similar Documents

Publication Publication Date Title
US5179609A (en) Optical assembly including fiber attachment
US5844418A (en) Carrier having interchangeable substrate used for testing of semiconductor dies
JP3594439B2 (ja) カメラ
CN100543474C (zh) 导电接触探头保持器
US6435882B1 (en) Socketable flexible circuit based electronic device module and a socket for the same
US20100032189A1 (en) Led package and attachment structure of molded circuit component
JPH10270635A (ja) 半導体マルチチップモジュール
JPH0814603B2 (ja) 電気装置用の試験コネクタ
US4952529A (en) Method of coupling a terminal to a thick film circuit board
EP0085092A1 (en) Module mounting assembly
KR940006508B1 (ko) 광반도체제조장치
JP2001521287A (ja) 集積回路パッケージをヒートシンクに固定するための実装装置
JPH07177086A (ja) 光モジュール、その製造方法及びスリーブ
US6285202B1 (en) Test carrier with force applying mechanism guide and terminal contact protector
JP2747449B2 (ja) チップトレイ
JPH0883656A (ja) ボール・グリッド・アレイ半導体測定用ソケット
CN111837299A (zh) 半导体模块及其制造方法
US7179139B2 (en) Electrical connector with improved terminal block
KR20020056810A (ko) 반도체 소자의 검사용 캐리어
JPH10321825A (ja) 固体撮像装置の組立方法
CN111273060B (zh) 夹持器
EP1639641B1 (en) Method of manufacturing a semiconductor device with a leadframe and apparatus therefor
JPH05218154A (ja) Ｉｃ用ソケット
JPS62257756A (ja) シリコン基板
JP4056294B2 (ja) 光ファイバ端末固定方法及び光学系サブユニット

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee