KR940004827A - Manufacturing Method of Semiconductor Memory Device - Google Patents

Manufacturing Method of Semiconductor Memory Device Download PDF

Info

Publication number
KR940004827A
KR940004827A KR1019920025920A KR920025920A KR940004827A KR 940004827 A KR940004827 A KR 940004827A KR 1019920025920 A KR1019920025920 A KR 1019920025920A KR 920025920 A KR920025920 A KR 920025920A KR 940004827 A KR940004827 A KR 940004827A
Authority
KR
South Korea
Prior art keywords
layer
material layer
forming
pattern
etching
Prior art date
Application number
KR1019920025920A
Other languages
Korean (ko)
Other versions
KR960008527B1 (en
Inventor
이정길
신철호
한동화
남인호
이원우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR92025920A priority Critical patent/KR960008527B1/en
Publication of KR940004827A publication Critical patent/KR940004827A/en
Application granted granted Critical
Publication of KR960008527B1 publication Critical patent/KR960008527B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체기판상에 제1도전층을 형성하는 공정, 상기 제1도전층 상에 제1물질층을 형성하는 공정, 상기 제1물질층으로 구성되고 각 셀 단위로 한정되는 모양의 제1패턴을 형성하는 공정, 상기 제1패턴을 식각마스크로 하여 상기 제1도전층을 소정깊이로 식각하여 스토리지전극 패턴을 형성하는 공정, 상기 제1패턴의 가장자리 부분을 식각해 내어 제2패턴을 형성하는 공정, 결과를 전면에 제2물질층을 형성하는 공정, 상기 제2패턴 및 스토리지전극 패턴측벽에 상기 제2물질층으로 된 스페이서를 형성하는 공정, 상기 제2패턴을 제거하는 공정, 및 상기 스페이서를 식각마스크로 한 이방성식각을 결과를 전면에 행하는 공정을 포함하는 반도체 메모리장치의 제조방법을 제공한다. 따라서 셀커패시턴스 및 신뢰성이 향상된 커패시터를 얻을 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and in particular, comprising a step of forming a first conductive layer on a semiconductor substrate, a step of forming a first material layer on the first conductive layer, and the first material layer Forming a first pattern having a shape defined by each cell unit, forming a storage electrode pattern by etching the first conductive layer to a predetermined depth using the first pattern as an etching mask, and an edge of the first pattern Etching a portion to form a second pattern; forming a second material layer on the entire surface; forming a spacer of the second material layer on the sidewalls of the second pattern and the storage electrode pattern; A method of manufacturing a semiconductor memory device, the method including removing a second pattern, and performing anisotropic etching on the entire surface of the spacer as an etching mask. Thus, capacitors with improved cell capacitance and reliability can be obtained.

Description

반도체 메모리장치의 제조방법Manufacturing Method of Semiconductor Memory Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제5도 내지 제11도는 본 발명에 의한 반도체 메모리장치의 제조방법의 제1실시예를 설명하기 위해 도시된 단면도들.5 through 11 are cross-sectional views illustrating a first embodiment of a method of manufacturing a semiconductor memory device according to the present invention.

Claims (31)

반도체기판상에 제1도전층을 형성하는 공정, 상기 제1도전층 상에 제1물질층을 형성하는 공정, 상기 제1물질층으로 구성되고 각 셀 단위로 한정되는 모양의 제1패턴을 형성하는 공정, 상기 제1패턴을 식각마스크로 하여 상기 제1도전층을 소정깊이로 식각하여 스토리지전극 패턴을 형성하는 공정, 상기 제1패턴의 가장자리 부분을 식각해내어 제2패턴을 형성하는 공정, 결과물 전면에 측벽에 상기 제2물질층으로 된 상기 제2패턴 및 스토리지전극 패턴 측벽에 상기 제2물질층으로 된 스페이서를 형성하는 공정, 상기 제2패턴을 제거하는 공정, 및 상기 스페이서를 식각마스크로 한 이방성식각을 결과를 전면에 행하는 공정을 포함하는 반도체 메모리장치의 제조방법.Forming a first conductive layer on the semiconductor substrate, forming a first material layer on the first conductive layer, and forming a first pattern having a shape defined by the first material layer and defined for each cell unit Forming a storage electrode pattern by etching the first conductive layer to a predetermined depth using the first pattern as an etch mask, forming a second pattern by etching an edge portion of the first pattern; Forming a spacer of the second pattern of the second material layer on the sidewalls and a storage electrode pattern of the second material layer on the sidewall of the resultant, removing the second pattern, and etching the spacer. A method of manufacturing a semiconductor memory device comprising the step of performing anisotropic etching on the entire surface. 제1항에 있어서, 반도체기판 상에 제1도전층을 형성하는 공정 이전에, 임의의 식각에 대해 상기 제2물질층을 구성하는 물질과는 그 식각율이 같은 물질로 구성된 격리층을 형성하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 1, wherein before forming the first conductive layer on the semiconductor substrate, an isolation layer formed of a material having the same etching rate as a material constituting the second material layer for any etching is formed. A method of manufacturing a semiconductor memory device, comprising adding a step. 제1항 또는 제2항에 있어서, 상기 제1물질층을 구성하는 물질로는, 임의의 식각에 대해 상기 제1도전층 및 제2물질층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The material of claim 1 or 2, wherein the material constituting the first material layer includes a material having an etch rate different from that of the material constituting the first conductive layer and the second material layer for any etching. A method of manufacturing a semiconductor memory device, characterized in that it is used. 제3항에 있어서, 상기 제2물질층을 구성하는 물질로는, 임의의 식각에 대해 상기 제1도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.4. The semiconductor memory device according to claim 3, wherein as the material constituting the second material layer, a material having an etch rate different from that of the material constituting the first conductive layer for any etching is used. Manufacturing method. 제1항에 있어서, 제1패턴은 상기 제1물질층에 이방성식각공정을 이용한 사진식각공정을 행하여 형성하고, 제2패턴은 상기 제1패턴의 가장자리 부분을 등방성식각하여 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 1, wherein the first pattern is formed by performing a photolithography process using an anisotropic etching process on the first material layer, and the second pattern is formed by isotropically etching edge portions of the first pattern. Method of manufacturing a semiconductor memory device. 제4항에 있어서, 상기 제1도전층을 구성하는 물질로는 다결정실리콘을, 상기 제1물질층을 구성하는 물질로는 산화물을, 그리고 상기 제2물질층을 구성하는 물질로는 질화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 4, wherein polycrystalline silicon is used as a material constituting the first conductive layer, oxide is used as a material constituting the first material layer, and nitride is used as a material constituting the second material layer. A method of manufacturing a semiconductor memory device, characterized in that. 제4항에 있어서, 상기 제1도전층을 구성하는 물질로는 다결정실리콘을, 상기 제1물질층을 구성하는 물질로는 질화물을, 그리고 상기 제2물질층을 구성하는 물질로는 산화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 4, wherein polycrystalline silicon is used as the material constituting the first conductive layer, nitride is used as the material constituting the first material layer, and oxide is used as the material constituting the second material layer. A method of manufacturing a semiconductor memory device, characterized in that. 반도체기판상에 제1도전층을 형성하는 공정, 상기 제1도전층상에 제1물질층을 형성하는 공정, 상기 제1물질층상에 제1의 제2물질층을 형성하는 공정, 상기 제1물질층 및 제1의 제2물질층으로 구성되고 각 셀 단위로 한정되는 모양의 제1패턴을 형성하는 공정, 상기 제1물질층의 가장자리 부분을 식각해내어 제2패턴을 형성하는 공정, 상기 제1의 제2물질층을 식각함과 동시에 제1도전층상부의 가장자리를 상기 제1의 제2물질층의 깊이 만큼 식각하여 스토리지전극 패턴을 형성하는 공정, 결과를 전면에 제2의 제2물질층을 형성하는 공정, 상기 제2패턴 및 스토리지전극 패턴 측벽에 상기 제2의 제2물질층으로 된 스페이서를 형성하는 공정, 상기 제2패턴을 제거하는 공정, 및 상기 스페이서를 식각마스크로 한 이방성식각을 결과를 전면에 행하는 공정을 포함하는 반도체 메모리장치의 제조방법.Forming a first conductive layer on the semiconductor substrate, forming a first material layer on the first conductive layer, forming a first second material layer on the first material layer, and forming the first material layer Forming a first pattern having a shape comprising a layer and a first second material layer and defined for each cell unit; forming a second pattern by etching an edge portion of the first material layer; Etching the second material layer of 1 and simultaneously etching the edge of the upper portion of the first conductive layer to the depth of the first second material layer to form a storage electrode pattern, and the result of the second second material on the entire surface Forming a layer, forming a spacer of the second material layer on sidewalls of the second pattern and the storage electrode pattern, removing the second pattern, and anisotropy using the spacer as an etch mask It includes the process of performing etching to the front A method for fabricating a semiconductor memory device. 제8항에 있어서, 상기 제1의 제2물질층을 구성하는 물질은 상기 제1도전층과 식각률이 같은 물질임을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 8, wherein the material constituting the first second material layer is formed of the same etching rate as that of the first conductive layer. 제8항에 있어서, 상기 제1도전층을 형성하는 물질로는 다결정실리콘을, 상기 제1물질층을 형성하는 물질로는 산화물을, 제1의 제2물질층을 구성하는 물질로는 다결정실리콘을, 상기 제2의 제2물질층을 구성하는 물질로는 질화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The polycrystalline silicon of claim 8, wherein the first conductive layer is formed of polycrystalline silicon, the first material layer is formed of oxide, and the first second material layer is formed of polycrystalline silicon. And nitride as a material constituting the second second material layer. 제8항에 있어서, 상기 반도체기판 상에 제1도전충을 형성하는 공정 이전에 반도체기관의 전면에 상기 제3물질층을 형성하는 물질과 동일한 물질의 층을 형 성하여 격리층을 형성하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 8, further comprising forming an isolation layer by forming a layer of the same material as the material forming the third material layer on the front surface of the semiconductor engine before forming the first conductive charge on the semiconductor substrate. Method for manufacturing a semiconductor memory device, characterized in that the addition. 제8항에 있어서, 상기 스페이서를 식각마스크로 한 이방성식각을 결과를 전면에 행하는 공정 후 결과를 전면에 제4물질층을 증착시킨 후 에치백 하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The semiconductor memory device of claim 8, further comprising depositing a fourth material layer on the entire surface of the semiconductor substrate after etching the anisotropic etching using the spacer as an etching mask. Manufacturing method. 제12항에 있어서, 상기 제4물질층을 구성하는 물질은 SOG를 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 12, wherein the material constituting the fourth material layer comprises SOG. 반도체기판 상에 제1도전층을 형성하는 공정, 상기 제1도전층 상에 제1의 제3물질층과 제1의 제4물질층이 적층된 형태로 형성되고 각 셀 단위로 격리된 모양을 한 제1패턴을 형성하는 공정, 결과를 전면에 제2의 제3물질층을 형성하는 공정, 결과물 전면에 제2의 제3물질층을 형성한 후 이방성식각하여 제7패턴 측벽에 상기 제2의 제3물질층을 개재한 제1의 스페이서를 형성하는 공정, 제1의 스페이서 및 제 1의 제4물질층을 식각마스크로 하여 상기 제2의 제3물질층을 이방성식각하여 제2패턴을 형성하는 공정, 상기 제1의 스페이서 및 제1의 제4물질층을 제거하는 공정, 결과를 전면에 제3의 제4물질층을 형성한 후 에치백하여 상기 제1의 제1패턴과 제2패턴 사이에 형성된 홈을 채우고, 상기 제2패턴측벽에서는 제2의 스페이서가 형성된 모양의 제3패턴을 형성하는 공정, 및 상기 제3패턴을 식각마스크로 하고 상기 제1도전층을 식각대상물로 한 이방성식각을 행함으로써 스토리지전극을 완성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.A process of forming a first conductive layer on a semiconductor substrate, wherein the first third material layer and the first fourth material layer are stacked on the first conductive layer and separated from each cell. Forming a first pattern; forming a second third material layer on the entire surface; forming a second third material layer on the entire surface of the resultant; and anisotropically etching the second pattern on the sidewalls of the seventh pattern. Forming a first spacer through the third material layer of the second material; anisotropically etching the second third material layer using the first spacer and the first fourth material layer as an etch mask to form a second pattern. Forming, removing the first spacer and the first fourth material layer, and forming a third fourth material layer on the entire surface, and then etching back the first first pattern and the second material. A groove formed between the patterns is filled, and a third pattern having a shape in which a second spacer is formed is formed on the second pattern side wall. The process, and a method of manufacturing a semiconductor memory device which is characterized in that the second and the third pattern as an etch mask and a step of completing the storage electrode by carrying out the anisotropic etching the first conductive layer by etching the object. 제14항에 있어서, 상기 제3물질층을 구성하는 물질은, 임의의 식각에 대해 상기 제1도전층을 구성하는 물질과는 그 식각율이 다른 물질인 것을 특징으로 하는 반도체 메모리장치의 제조방법.15. The method of claim 14, wherein the material constituting the third material layer is a material whose etching rate is different from that of the material constituting the first conductive layer with respect to any etching. . 제15항에 있어서, 상기 제4물질층을 구성하는 물질은, 임의의 식각에 대해 상기 제1도전층 및 제3물질층을 구성하는 물질과는 그 식각율이 다른 물질인 것을 특징으로 하는 반도체 메모리장치의 제조방법.The semiconductor of claim 15, wherein the material constituting the fourth material layer is a material having an etching rate different from that of the material constituting the first conductive layer and the third material layer with respect to any etching. Method of manufacturing a memory device. 제16항에 있어서, 상기 제1도전층을 구성하는 물질로는 다결정실리콘을, 상기 제3물질층을 구성하는 물질로는 산화물을 그리고 상기 제4물질층을 구성하는 물질로는 질화물을 사용하거나 상기 제1도전층을 구성하는 물질로는 다결정실리콘을, 상기 제3물질층을 구성하는 물질로는 질화물을 그리고 상기 제4물질층을 구성하는 물질로는 산화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.17. The method of claim 16, wherein polycrystalline silicon is used as the material constituting the first conductive layer, oxide is used as the material constituting the third material layer, and nitride is used as the material constituting the fourth material layer. The semiconductor memory of claim 1, wherein polycrystalline silicon is used as the material constituting the first conductive layer, nitride is used as the material constituting the third material layer, and oxide is used as the material constituting the fourth material layer. Method of manufacturing the device. 제15항에 있어서, 반도체기판 상에 제1도전층을 형성하는 공정 이전에, 반도체기판 전면에 상기 제4물질층을 구성하는 물질과 동일한 물질의 층을 형성하여 격리층을 형성하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 15, further comprising, prior to forming the first conductive layer on the semiconductor substrate, forming a isolation layer by forming a layer of the same material as the material constituting the fourth material layer on the entire surface of the semiconductor substrate. A method of manufacturing a semiconductor memory device, characterized in that. 제17항에 있어서, 제3패턴을 형성하는 상기 공정 이후에, 상기 제1패턴, 제2패턴 및 제3패턴을 식각마스크로 하여 소정깊이로 상기 제1도전층을 식각하는 공정 및 상기 제1패턴 및 제1패턴을 제거하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 17, further comprising, after the step of forming the third pattern, etching the first conductive layer to a predetermined depth by using the first pattern, the second pattern, and the third pattern as an etching mask. A method of manufacturing a semiconductor memory device, comprising the step of removing a pattern and a first pattern. 제14항에 있어서, 상기 제3물질층을 구성하는 물질은, 임의의 식각에 대해 상기 제1도전층을 구성하는 물질과는 그 식각율이 같거나 비슷한 물질인 것을 특징으로 하는 반도체 메모리장치의 제조방법.15. The method of claim 14, wherein the material constituting the third material layer is a material having the same or similar etching rate as the material constituting the first conductive layer with respect to any etching. Manufacturing method. 제20항에 있어서, 반도체기판 상에 제1도전층을 형성하는 공정 이후에, 상기 제1도전층 상에 제1물질층을 형성하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.21. The method of claim 20, further comprising, after forming the first conductive layer on the semiconductor substrate, forming a first material layer on the first conductive layer. 제21항에 있어서, 반도체기판 상에 제1도전층을 형성하는 공정 이전에, 상기 제1물질층을 산화물을 구성하는 물질과 동일한 물질의 층을 형성하여 격리층을 형성하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.22. The method of claim 21, further comprising, before forming the first conductive layer on the semiconductor substrate, forming the isolation layer by forming a layer of the same material as the material constituting the oxide. A method of manufacturing a semiconductor memory device. 제21항에 있어서, 상기 제1물질층을 구성하는 물질로는 임의의 식각에 대해 상기 제1도전층, 제3물질층 및 제4물질층을 구성하는 물질과는 그 식각율이 다른 물질을, 상기 제3물질층을 구성하는 물질로는 임의의 식각에 대해 상기 제1물질층 및 제4물질층을 구성하는 물질과는 그 식각율이 다른 물질을, 그리고 상기 제3물질층을 구성하는 물질로는 임의의 식각에 대해 상기 제1도전층, 제1물질층 및 제3물질층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The material of claim 21, wherein the material constituting the first material layer includes a material having an etch rate different from that of the material constituting the first conductive layer, the third material layer, and the fourth material layer for any etching. The material constituting the third material layer may include a material having an etch rate different from that of the material constituting the first material layer and the fourth material layer for any etching, and the third material layer. A material for manufacturing a semiconductor memory device according to claim 1, wherein a material having an etch rate different from that of the material constituting the first conductive layer, the first material layer, and the third material layer is used for any etching. 제23항에 있어서, 상기 제1도전층을 구성하는 물질로는 다결정실리콘을, 상기 제1물질층을 구성하는 물질로는 산화물을, 상기 제3물질층을 구성하는 물질로는 다결정실리콘을, 그리고 상기 제4물질층을 구성하는 물질로는 질화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.25. The method of claim 23, wherein the material constituting the first conductive layer, polycrystalline silicon, the material constituting the first material layer oxide, the material constituting the third material layer polycrystalline silicon, And nitride as a material constituting the fourth material layer. 제27항에 있어서, 상기 제1도전층을 구성하는 물질로는 다결정실리콘을, 상기 제1물질충을 구성하는 물질로는 질화물을, 상기 제3물질층을 구성하는 물질로는 다결정실리콘을, 그리고 상기 제4물질층을 구성하는 물질로는 산화물을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.28. The method of claim 27, wherein the material constituting the first conductive layer is polycrystalline silicon, the material constituting the first material layer is nitride, and the material constituting the third material layer is polycrystalline silicon. And an oxide is used as a material constituting the fourth material layer. 제21항에 있어서, 상기 제1물질층을 구성하는 물질로 자연산화막을 이용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.22. The method of claim 21, wherein a natural oxide film is used as a material constituting the first material layer. 반도체기판상에 제1도전층을 형성하는 공정, 상기 제1도전층 전면에 제5물질층 및 제6물질층을 순차적으로 형성하는 공정, 상기 제5물질층 및 제7물질층으로 구성되고 각 셀 단위로 한정되는 모양의 제1패턴을 형성하는 공정, 상기 제1패턴의 측벽에 제7물질층으로 된 제1스페이서가 형성된 모양의 제2패턴을 형성하는 공정, 상기 제1스페이서의 측벽에 다시 제8물질로 된 제2스페이서가 형성된 모양의 제3패턴을 형성하는 공정, 상기 제3패턴을 마스크로 하여 상기 제1도전층을 식각함으로써 제1스토리지전극 패턴을 형성하고 동시에 상기 제5물질층을 제거하는 공정, 상기 스토리지전극 패턴 형성공정 후 결과물전면에 제9물질층을 형성하는 공정, 상기 제5물질층 및 제9물질층을 식각하여 상기 스토리지전극 패턴의 측벽과 상기 제6물질층이 제거된 제1스페이서의 내부측벽에 상기 제5물질층 및 제9물질층으로 이루어진 제3스페이서를 형성하는 공정, 상기 제1스페이서를 제거하여 상기 제2스페이서 및 제3스페이서로 이루어진 제4패턴을 형성하는 공정, 상기 제4패턴을 마스크로 하여 상기 제1도전층을 식각한 후 상기 제4패턴을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.Forming a first conductive layer on the semiconductor substrate, and sequentially forming a fifth material layer and a sixth material layer on the entire surface of the first conductive layer, each of the fifth material layer and the seventh material layer Forming a first pattern having a shape defined by a cell unit, forming a second pattern having a first spacer formed of a seventh material layer on the sidewall of the first pattern, and forming a second pattern on the sidewall of the first spacer Forming a third pattern having a shape of a second spacer formed of an eighth material; forming a first storage electrode pattern by etching the first conductive layer using the third pattern as a mask; Removing the layer; forming a ninth material layer on the entire surface of the resultant after the storage electrode pattern forming process; etching the fifth material layer and the ninth material layer to etch the sidewalls of the storage electrode pattern and the sixth material layer. This removed first Forming a third spacer consisting of the fifth material layer and a ninth material layer on an inner side wall of the book, removing the first spacer to form a fourth pattern consisting of the second spacer and the third spacer; And removing the fourth pattern after etching the first conductive layer using the fourth pattern as a mask. 제27항에 있어서, 상기 반도체기판 상에 제1도전층을 형성하는 공정 이전에, 임의의 식각에 대해 상기 제6물질층을 구성하는 물질과는 그 식각률이 동일한 물질로 구성된 제1격리층을 형성하는 공정 및 상기 제1격리층 상부에 상기 제7물질층을 구성하는 물질과는 그 식각률이 동일한 물질로 구성된 제2격리층을 형성하는 공정을 추가하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.28. The method of claim 27, wherein prior to forming the first conductive layer on the semiconductor substrate, a first isolation layer made of a material having the same etching rate as the material constituting the sixth material layer for any etching; And forming a second isolation layer made of a material having the same etching rate as that of the material forming the seventh material layer on the first isolation layer. . 제27항에 있어서, 상기 제1패턴을 형성하는 공정은 상기 제6물질층상에 포토레지스트를 도포, 마스크 노광 및 현상하여 포토레지스트 패턴을 형성하는 공정, 상기 포토레지스트 패턴을 마스크로 하여 상기 제6물질층의 상부가 하부에 비해 넓도록 상기 제6물질층을 식각하는 공정 상기 포토레지스트 패턴을 제거하는 공정, 및 상기 식각된 제6물질층을 마스크로 하여 상기 제5물질층을 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.The method of claim 27, wherein the forming of the first pattern comprises applying, mask exposing, and developing a photoresist on the sixth material layer to form a photoresist pattern, wherein the photoresist pattern is used as a mask. Etching the sixth material layer such that an upper portion of the material layer is wider than the lower portion; removing the photoresist pattern; and etching the fifth material layer using the etched sixth material layer as a mask. A method of manufacturing a semiconductor memory device, comprising: 제27항에 있어서, 상기 제5물질층, 제2격리층, 제8물질층 및 제9물질층을 구성하는 물질로는 산화물을, 상기 제7물질층 및 제1격리층을 구성하는 물질로는 질화물을, 그리고 상기 제1도전층 및 제6물질층을 구성하는 물질로는 다결정실리콘을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.28. The method of claim 27, wherein the material constituting the fifth material layer, the second isolation layer, the eighth material layer, and the ninth material layer is an oxide, and the material constituting the seventh material layer and the first isolation layer. Is nitride, and polycrystalline silicon is used as the material constituting the first conductive layer and the sixth material layer. 제27항에 있어서, 상기 제1스페이서를 제거하는 공정은 상기 제3스페이서의 형성공정시 상기 제9물질층을 과도식각하여 상기 제7스페이서 상부의 일부분을 노출시킨 후 습식식각함으로써 이루어지는 것을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 27, wherein the removing of the first spacer is performed by wet etching after exposing the upper portion of the seventh spacer by over-etching the ninth material layer during the forming of the third spacer. A method of manufacturing a semiconductor memory device.
KR92025920A 1992-08-25 1992-12-29 Manufacturing method of memory device KR960008527B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92025920A KR960008527B1 (en) 1992-08-25 1992-12-29 Manufacturing method of memory device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR92-15290 1992-08-25
KR920015290 1992-08-25
KR92025920A KR960008527B1 (en) 1992-08-25 1992-12-29 Manufacturing method of memory device

Publications (2)

Publication Number Publication Date
KR940004827A true KR940004827A (en) 1994-03-16
KR960008527B1 KR960008527B1 (en) 1996-06-26

Family

ID=67356884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92025920A KR960008527B1 (en) 1992-08-25 1992-12-29 Manufacturing method of memory device

Country Status (1)

Country Link
KR (1) KR960008527B1 (en)

Also Published As

Publication number Publication date
KR960008527B1 (en) 1996-06-26

Similar Documents

Publication Publication Date Title
KR940003029A (en) Capacitor Manufacturing Method of Semiconductor Memory Device
KR930014988A (en) Capacitor Manufacturing Method for Highly Integrated Semiconductor Memory Devices
KR940001409A (en) Manufacturing Method of Semiconductor Memory Device
KR940016806A (en) Capacitors in Semiconductor Memory and Manufacturing Method Thereof
KR940004827A (en) Manufacturing Method of Semiconductor Memory Device
JPH11121707A (en) Manufacture of semiconductor integrated circuit
KR100513364B1 (en) Capacitor Formation Method of Semiconductor Device
KR950012704A (en) Capacitor Manufacturing Method of Semiconductor Device
US20130102123A1 (en) Method for fabricating single-sided buried strap in a semiconductor device
JP2694777B2 (en) Method for manufacturing semiconductor device
KR950002031A (en) Capacitor Storage Electrode Manufacturing Method
KR100328824B1 (en) Manufacturing method for capacitor
KR930015004A (en) Method for forming charge storage electrode in DRAM cell
KR0132747B1 (en) Semiconductor device and its manufacture
KR940001255A (en) Semiconductor memory device and manufacturing method thereof
KR930020688A (en) Manufacturing Method of Semiconductor Memory Device
KR960026813A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970003466A (en) Contact hole formation method of semiconductor device
KR940027165A (en) Method for Forming Stacked Capacitor of Semiconductor Device
KR970053820A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960026812A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970018539A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970054044A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970054043A (en) Capacitor Manufacturing Method of Semiconductor Memory Device
KR970004029A (en) Method for forming charge storage electrode in semiconductor device manufacturing

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010508

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee