KR940004266Y1 - Circuit for analog multiplication - Google Patents

Circuit for analog multiplication Download PDF

Info

Publication number
KR940004266Y1
KR940004266Y1 KR2019890000613U KR890000613U KR940004266Y1 KR 940004266 Y1 KR940004266 Y1 KR 940004266Y1 KR 2019890000613 U KR2019890000613 U KR 2019890000613U KR 890000613 U KR890000613 U KR 890000613U KR 940004266 Y1 KR940004266 Y1 KR 940004266Y1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
circuit
capacitor
monostable multivibrator
Prior art date
Application number
KR2019890000613U
Other languages
Korean (ko)
Other versions
KR900014890U (en
Inventor
이하정
Original Assignee
대우전자 주식회사
김용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 김용원 filed Critical 대우전자 주식회사
Priority to KR2019890000613U priority Critical patent/KR940004266Y1/en
Publication of KR900014890U publication Critical patent/KR900014890U/en
Application granted granted Critical
Publication of KR940004266Y1 publication Critical patent/KR940004266Y1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.No content.

Description

아날로그(Analog) 곱셈 연산회로Analog multiplication circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,2 : 전압/전류(V/I) 전환회로 3 : 단안정멀티 바이브레이터1,2: voltage / current (V / I) switching circuit 3: monostable multi-vibrator

OP1-OP3: 비교증폭기 R1-R5: 저항OP 1 -OP 3 : comparative amplifier R 1 -R 5 : resistance

Q1-Q3: 트랜지스터 C1-C3: 콘덴서Q 1 -Q 3 : Transistor C 1 -C 3 : Capacitor

FET : 전계효과 트랜지스터FET: Field Effect Transistor

본 고안은 아날로그(Analog) 신호를 사용한 곱셈연산회로에 관한 것으로서, 특히 단안정멀티 바이브레이터로 간단한 회로를 구성하여 전압을 시간의 개념으로 변환하고 콘덴서의 충전 전압에 의해 곱셈을 실행할 수 있는 아날로그 곱셈 연산회로에 관한 것이다.The present invention relates to a multiplication operation circuit using an analog signal, and in particular, a monostable multivibrator constitutes a simple circuit to convert a voltage into a concept of time and to perform multiplication by a charging voltage of a capacitor. It is about a circuit.

다양한 각종 연산 회로는 디지탈 신호를 사용하는 것이 일반적인 개념으로 되어 있으나 정밀성을 요하지 않고 간단한 곱셈 기능만을 요할 경우에는 오히려 디지탈 신호를 사용하는 것이 복잡성을 가져올 수 있다.Although various types of arithmetic circuits use a digital signal, a general concept is used. However, when a digital signal is not required for precision and only a simple multiplication function is used, it may be complicated to use a digital signal.

그 이유는 곱셈 연산만을 하기 위하여 마이크로 프로세서에 프로그램을 삽입하고 롬(ROM) 및 램(RAM)에 필요한 내용을 기억시켜야 함은 물론 상호 연관되게 접속해야 하는 어려움이 있게 됨으로서 자연히 회로가 복잡하고 고가의 제품이 된다.The reason for this is that the circuit is naturally complicated and expensive because of the difficulty of inserting a program into a microprocessor and storing contents required for ROM and RAM in order to perform only multiplication operations. It becomes a product.

따라서, 본 고안은 정밀성을 요하지 않고 곱셈 연산만을 필요한 경우에는 아날로그 신호를 사용하고 단안정멀티 바이브레이터로서 전류를 시간의 개념으로 변환하고 콘덴서의 충전 전압으로서 곱셈을 수행하도록 하는 간단한 회로를 구성함으로서 제작상의 복잡성을 배제하고 손쉽게 제작할 수 있는 아날로그 곱셈연산기를 제공하는데 본 고안의 목적이 있는 것이다.Therefore, the present invention does not require precision, and only multiplication operation is required. By using an analog signal, a simple-stable multivibrator converts the current into the concept of time and constructs a simple circuit that performs multiplication as the charging voltage of the capacitor. It is an object of the present invention to provide an analog multiplier that can be easily manufactured without the complexity.

이하 제1도에 의해 상세히 설명하면 다음과 같다.Hereinafter, a detailed description will be given with reference to FIG. 1.

비교 증폭기(OP1)와 저항(R1)(R2) 및 트랜지스터(Q1)로 이루어진 전압/전류 변환회로(1)의 비교 증폭기 (OP1)의 비반전단자(+)에 아날로그 신호인 전압(Vy)이 인가되도록 하고 상기 회로의 트랜지스터(Q1)에미터측에는 콘덴서(C1)와 단안정멀티 바이브레이터(3)를 각각 연결하되 콜렉터에 인가되는 전원(Vcc)을 저항(R3)을 통해 전계효과 트랜지스터(FET)의 게이트에 접속함과 동시에 단안정멀티 바이브레이터(3)에 연결하는 한편, 비교 증폭기(OP2)와 저항(R4)(R5) 그리고 트랜지스터(Q2)로 구성된 전압/전류 변환회로(2)의 비교증폭기(OP2) 비반전단자(+)에 아날로그 신호인 전압(Vx)을 인가하고 트랜지스터(Q2)의 에미터측에는 전계효과 트랜지스터(FET)의 소오스 단자에 연결하며, 상기 전계효과 트랜지스터(FET)의 드레인측에는 트랜지스터(Q)의 에미터와 콘덴서(C3) 및 비교증폭기(OP3)에 접속하고 단안정멀티 바이브레이터(3)와 트랜지스터(Q3)의 베이스에 트리거(trigger) 신호가 인가되도록 연결하여서 된 것이다.An analog signal is applied to the non-inverting terminal (+) of the comparison amplifier OP 1 of the voltage / current conversion circuit 1 composed of the comparison amplifier OP 1 and the resistor R 1 (R 2 ) and the transistor Q 1 . Connect the capacitor (C 1 ) and the monostable multivibrator (3) to the transistor (Q 1 ) emitter side of the circuit, respectively, but supply the voltage (Vcc) applied to the collector (R 3 ). Is connected to the gate of the field effect transistor (FET) and simultaneously to the monostable multivibrator (3), while to the comparison amplifier (OP 2 ), resistor (R 4 ) (R 5 ) and transistor (Q 2 ). detection amplifier of the voltage / current converter circuit (2) consisting of (OP 2) non-inverted is applied to the analog signal is a voltage (Vx) to the terminal (+) and source of the transistor (Q 2) the emitter side of the field effect transistor (FET) of And an emitter of the transistor Q on the drain side of the field effect transistor FET. It is a hayeoseo connected to the condenser (C 3) and a comparison amplifier (OP 3) and connected to be applied to the trigger (trigger) signal to the base of the monostable multivibrator 3 and the transistor (Q 3).

상기와 같은 구성으로 이루어진 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention made of the above configuration as follows.

아날로그 신호인 전압(Vy)이 비교 증폭기(OP1)의 비반전단자(+)에 인가되면 출력이 저항(R1)을 거쳐 전류로 변환된후 트랜지스터(Q1)의 베이스에 인가되면 상기 트랜지스터(Q1)는 턴온(turn on)상태가 되며 콘덴서(C1)는 정전류를 공급받게 되어 충전을 시작하게 됨으로서 콘덴서(C1)는 직선적으로 전압 상승이 이루어진다.When the voltage Vy, which is an analog signal, is applied to the non-inverting terminal (+) of the comparison amplifier OP 1 , the output is converted into a current through the resistor R 1 and then applied to the base of the transistor Q 1 . Q 1 is turned on and the capacitor C 1 is supplied with a constant current to start charging, so that the capacitor C 1 rises linearly.

이때 콘덴서(C1)가 충전되는 시간 동안에 단안정 멀티 바이브레이터(3)의 3번단자에서 “하이(high)”신호가 출력되어 전계효과 트랜지스터(FET)의 게이트에 입력됨으로서 도통 상태로 만든다.At this time, a "high" signal is output from the third terminal of the monostable multivibrator 3 during the charging time of the capacitor C 1 , and is input to the gate of the field effect transistor FET to bring it into a conductive state.

또한 아날로그 신호의 전압(Vx)이 전압/전류 변환회로(2)를 거쳐 정전류로 변환된 후 전계효과 트랜지스터(FET)의 소오스 단에서 드레인 측으로 흐르게 되어 콘덴서(C3)를 충전시키게 된다.In addition, the voltage Vx of the analog signal is converted into a constant current through the voltage / current conversion circuit 2 and then flows from the source terminal of the field effect transistor FET to the drain side to charge the capacitor C 3 .

이때 콘덴서(C1)의 충전 전압이이상이 되면 단안정 멀티 바이브레이터(3)의 7번단자에 의해 콘덴서(C1)가 단락(Short) 상태가 되고 3번 단자에서 “로우(Low)”신호가 출력되어 입력 전압을 시간 개념으로 변환하며 이 시간은 아날로그 신호의 전압(Vy)에 비례하게 된다.At this time, the charging voltage of the capacitor C 1 When abnormal, the capacitor C 1 is short-circuited by terminal 7 of the monostable multivibrator 3, and the signal “low” is output from terminal 3 to convert the input voltage to the time concept. This time is proportional to the voltage Vy of the analog signal.

즉, a, Vy+t(on)(a : 상수, Vy : 입력전압 t(on) : 단안정 멀티바이브레이터(3)의 3번 단자에서 “하이(high)”출력이 나오는 시간)가 된다.That is, a, Vy + t (on) (a: constant, Vy: input voltage t (on): monostable multivibrator 3, time at which the “high” output comes out of terminal 3).

따라서 전계효과 트랜지스터(FET)의 드레인엔 연결된 콘덴서(C3)의 충전 시간은 아날로그 신호의 전압(Vx)에 비례하게 되며 단안정 멀티 바이브레이터(3)의 3번 단자에서 “하이”상태가 출력되는 시간(t(on))동안 충전을 하게 된다.Therefore, the charging time of the capacitor C 3 connected to the drain of the field effect transistor FET is proportional to the voltage Vx of the analog signal, and the “high” state is output from the third terminal of the monostable multivibrator 3. It will charge for the time t (on).

그러므로 콘덴서(C3)의 충전 전압(Vo3)은 아날로그 신호의 입력전압(Vx)과 단안정멀티바이브레이터(3)의 3번단자에서 “하이”신호가 출력되는 시간(t(on))의 곱이 된다.Therefore, the charge voltage Vo3 of the capacitor C 3 is the product of the input voltage Vx of the analog signal and the time t (on) at which the “high” signal is output at the third terminal of the monostable multivibrator 3. do.

즉 Vc3=b. Vx. t(on)=a. b. Vx. Vy로 되어 버퍼회로인 비교증폭기(OP3)를 통하여 출력되어 진다.Ie V c3 = b. V x . t (on) = ab Vx. Vy is set to be output through the buffer circuit of the comparison amplifier (OP 3).

따라서 두 아날로그 신호인 전압(Vy)(Vx)가 서로 곱하여지게 됨으로서 아날로그 신호로서 곱셈을 할 수 있는 연산 회로가 이루어진다.Therefore, the two analog signals, voltage Vy (Vx), are multiplied with each other, whereby an arithmetic circuit capable of multiplication as an analog signal is provided.

한편 곱셈 연산 회로를 리세트(reset) 시키기 위해서는 트리거(trigger) 신호를 단안정 멀티바이브레이터(3)와 트랜지스터(Q3)의 베이스에 인가하게 되면 단안정 멀티 바이브레이터(3)는 리세트되어 전계효과 트랜지스터(FET)의 동작을 차단시키며, 콘덴서(C3)의 충전된 전압은 트랜지스터(R3)를 통하여 모두 소모되어 출력은 “0”의 상태로 리세트 된다.On the other hand, in order to reset the multiplication operation circuit, when a trigger signal is applied to the base of the monostable multivibrator 3 and the transistor Q 3 , the monostable multivibrator 3 is reset and the electric field effect is reset. The operation of the transistor FET is shut off, and the charged voltage of the capacitor C 3 is exhausted through the transistor R 3 so that the output is reset to a state of "0".

이상에서 상술한 바와같이 본 고안은 아날로그 신호를 사용하여 간단한 회로를 구성하고 곱셈 연산을 할수 있게 함으로서 디지탈 신호로서 곱셈연산 회로를 구성하는데 있어서 복잡한 구성을 피하고 고가의 부품을 사용하지 않아 경제성 편에서도 높은 효과를 기대할 수 있는 것이다.As described above, the present invention makes it possible to construct a simple circuit by using an analog signal and to perform a multiplication operation, thereby avoiding a complicated structure in constructing a multiplication circuit as a digital signal, and using high-cost parts without expensive components. You can expect the effect.

Claims (1)

비교증폭기(OP1)와 저항(R1)(R2) 및 트랜지스터(Q1)로 이루어진 전압/전류 변환회로(1)의 비교 증폭기(OP1)의 비반전단자(+)에 아날로그 신호인 전압(Vy)이 인가되도록 하고 상기 회로의 트랜지스터(Q1) 에미터 측에는 콘덴서(C1)와 단안정멀티바이브레이터(3)를 각각 연결하되 콜렉터에 인가되는 전원(Vcc)을 저항(R3)을 통해 전계효과 트랜지스터(FET)의 게이트에 접속함과 동시에 단안정 멀티 바이브레이터(3)에 연결하는 한편, 비교 증폭기(OP2)와 저항(R4)(R5) 그리고 트랜지스터(Q2)로 구성된 전압/전류 변환회로(2)의 비교 증폭기(OP2) 비반전 단자(+)에 아날로그 신호인 전압(Vx)을 인가하고 트랜지스터(Q2)의 에미터측에는 전계효과 트랜지스터(FET)의 소오스 단자에 연결하며 상기 전계효과 트랜지스터(FET)의 드레인측에는 트랜지스터(Q3)의 에미터와 콘덴서(C3) 및 비교증폭기(OP3)에 접속하고 단안정 멀티 바이브레이터(3)와 트랜지스터(Q3)의 베이스에 트리거(trigger)신호가 인가되도록 연결하여서 된 것을 특징으로 하는 아날로그(Analog) 곱셈 연산회로.Detection amplifier (OP 1) and a resistor (R 1) (R 2) and a transistor of an analog signal to a non-inverting terminal (+) of the comparison amplifier (OP 1), the voltage / current converter circuit (1) consisting of (Q 1) Connect the capacitor (C 1 ) and the monostable multivibrator (3) to the transistor (Q 1 ) emitter side of the circuit, respectively, and supply the voltage (Vy) to the resistor (R 3 ). Is connected to the gate of the field effect transistor (FET) and to the monostable multivibrator (3), while to the comparison amplifier (OP 2 ), resistor (R 4 ) (R 5 ) and transistor (Q 2 ). detection amplifier of the voltage / current converter circuit (2) consisting of (OP 2) non-inverted is applied to the analog signal is a voltage (Vx) to the terminal (+) and source of the transistor (Q 2) the emitter side of the field effect transistor (FET) of emitter connected to the terminal and the field-effect transistor (FET) the drain side of the transistor (Q 3) of the A capacitor (C 3) and a comparison amplifier (OP 3) to access and monostable multivibrator 3 and the base of the transistor (Q 3) analog, characterized in that the hayeoseo connected to be applied to the trigger (trigger) signal (Analog) Multiplication operation circuit.
KR2019890000613U 1989-01-23 1989-01-23 Circuit for analog multiplication KR940004266Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890000613U KR940004266Y1 (en) 1989-01-23 1989-01-23 Circuit for analog multiplication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890000613U KR940004266Y1 (en) 1989-01-23 1989-01-23 Circuit for analog multiplication

Publications (2)

Publication Number Publication Date
KR900014890U KR900014890U (en) 1990-08-02
KR940004266Y1 true KR940004266Y1 (en) 1994-06-25

Family

ID=19283287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890000613U KR940004266Y1 (en) 1989-01-23 1989-01-23 Circuit for analog multiplication

Country Status (1)

Country Link
KR (1) KR940004266Y1 (en)

Also Published As

Publication number Publication date
KR900014890U (en) 1990-08-02

Similar Documents

Publication Publication Date Title
JPS577632A (en) Electronic switch
KR870001709A (en) D / A Converter
KR940004266Y1 (en) Circuit for analog multiplication
KR890000953A (en) integrated circuit
KR910007238A (en) Amplification circuit
JPS5448470A (en) A/d conversion circuit
RU94044397A (en) Transistor switch
JPS5544238A (en) Signal switching circuit
SU1552357A1 (en) Monostable multivibrator
KR870004618A (en) Control device of video signal processing and display system
SU1170362A1 (en) Peak detector
JPS57194677A (en) Signal processing circuit of solid state image pickup device
SU559365A1 (en) DC amplifier
SU1615754A1 (en) Square voltage to frequency converter
GB893405A (en) Improvements in electronic analogue computer circuits
JPS6419417A (en) Constant voltage source circuit
KR900000669Y1 (en) Sequential timer circuit
JPS5642410A (en) Emitter follower circuit
JPS5461433A (en) Tri-value converter circuit
JPS55163461A (en) Absolute value detection circuit
SU545978A1 (en) Electrical signal converter
JPS5612112A (en) Voltage-current converting circuit
JPS54105975A (en) Measurement circuit
JPS54121653A (en) Trigger pulse formation circuit
JPS5478061A (en) Pulse voltage generator circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990601

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee