Claims (1)
디지탈 교환장치에 있어서, 전전자 교환기로부터 수신한 복수의 기준동기클럭을 수신하고 상기 복수의 기준동기클럭을 검출하여 정상클럭여부를 판별하고 상기 복수의 기준동기클럭중 정상적인 기준동기클럭을 선택하여 출력하는 기준동기클럭 수신/판별/선택부와, 상기 기준동기클럭 수신/판별/선택부로부터 공급되는 기준동기클럭을 소정 주파수로 분주하여 별도로 공급되는 소정 주파수의 클럭과의 위상차를 검출하고 상기 위상차를 계수한 결과 신호를 전압으로 변환하여 출력하는 발진제어부와, 상기 발진제어부로부터 공급된 전압에 따라 소정 주파수의 클럭을 발생하는 발진부와, 상기 발진부로부터 공급된 클럭을 소정 주파수로 분주한 후 소정 주파수로 변환하여 출력하는 출력 변환부를 구비한 클럭 생성회로와; 부가통신 시스템으로부터 공급된 스위칭 데이타와 어드레스를 수신하여 병렬로 변환하고 상기 부가통신 시스템측으로 동작 실행 여부를 보고하기 위해 출력되는 데이타와 어드레스를 직렬로 변환하는 수신 데이타/어드레스 변환부와, 상기 수신 데이타/어드레스 변환부로부터 공급된 어드레스가 자신의 어드레스인 경우 리이드 및 라이트 신호를 출력하고 리이드 및 라이트 동작 결과를 보고하기 위한 데이타를 출력하는 제어로직/디코더부와, 상기 클럭생성회로의 클럭 변환부로부터 공급된 클럭을 소정 주파수로 분주하여 출력함과 동시에 이 분주된 클럭을 이용해 프레임 동기신호를 송신하는 클럭분주/송신부와, 상기 수신 데이타/어드레스 변환부로부터 공급된 스위칭 데이타와 상기 제어로직/디코더부로부터 공급된 리이드 및 라이트 신호와 상기 클럭분주/송신부로부터 공급된 클럭에 따라 직렬 데이타 수신부와 직렬 데이타 송신부간의 통신로를 절환하고 동작결과를 보고하기 위한 데이타를 상기 수신 데이타/어드레스 변환부측으로 출력하고 동작결과를 보고하기 위한 리이드 및 라이트 실행신호를 상기 제어로직/디코더부측으로 출력하는 디지탈 타임/스페이스 스위치부를 구비한 디지탈 스위칭 회로를 포함하는 것을 특징으로 하는 디지탈 교환장치.In the digital exchange apparatus, receiving a plurality of reference synchronization clocks received from the electronic switchboard, detecting the plurality of reference synchronization clocks to determine whether they are normal clocks, and selecting and outputting a normal reference synchronization clock among the plurality of reference synchronization clocks. A phase difference between the reference synchronous clock receiving / determining / selecting unit and the reference synchronous clock supplied from the reference synchronous clock receiving / discriminating / selecting unit at a predetermined frequency is detected to detect a phase difference from a clock of a predetermined frequency. An oscillation control unit which converts the counted signal into a voltage and outputs the voltage, an oscillation unit for generating a clock of a predetermined frequency according to the voltage supplied from the oscillation control unit, and divides the clock supplied from the oscillation unit at a predetermined frequency and then at a predetermined frequency A clock generation circuit having an output converter for converting and outputting the converted signal; A reception data / address conversion unit for receiving the switching data and the address supplied from the additional communication system, converting them in parallel, and converting the output data and the address in series to report whether the operation is performed to the additional communication system, and the received data. A control logic / decoder for outputting read and write signals and outputting data for reporting the read and write operation results when the address supplied from the address converter is its own address, and from the clock converting section of the clock generation circuit. A clock divider / transmitter for dividing and outputting the supplied clock at a predetermined frequency and transmitting a frame synchronization signal using the divided clock; a switching data supplied from the received data / address converter and the control logic / decoder section Lead and light signals and phases supplied from A lead for switching the communication path between the serial data receiver and the serial data transmitter according to the clock supplied from the previous clock divider / transmitter and outputting data for reporting the operation result to the reception data / address converter and reporting the operation result; And a digital switching circuit having a digital time / space switch section for outputting a write execution signal to the control logic / decoder section.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.