KR940003397Y1 - 디지탈 집적회로 테스트의 드라이버 레벨 가변회로 - Google Patents

디지탈 집적회로 테스트의 드라이버 레벨 가변회로 Download PDF

Info

Publication number
KR940003397Y1
KR940003397Y1 KR2019910018126U KR910018126U KR940003397Y1 KR 940003397 Y1 KR940003397 Y1 KR 940003397Y1 KR 2019910018126 U KR2019910018126 U KR 2019910018126U KR 910018126 U KR910018126 U KR 910018126U KR 940003397 Y1 KR940003397 Y1 KR 940003397Y1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
voltage
collector
terminal
Prior art date
Application number
KR2019910018126U
Other languages
English (en)
Other versions
KR930009910U (ko
Inventor
손정석
Original Assignee
금성산전 주식회사
이희종
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성산전 주식회사, 이희종 filed Critical 금성산전 주식회사
Priority to KR2019910018126U priority Critical patent/KR940003397Y1/ko
Publication of KR930009910U publication Critical patent/KR930009910U/ko
Application granted granted Critical
Publication of KR940003397Y1 publication Critical patent/KR940003397Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

디지탈 집적회로 테스트의 드라이버 레벨 가변회로
제1도는 종래 디지탈 집적회로 테스트의 드라이버 레벨 출력회로도.
제2도는 본 고안 디지탈 집적회로 테스트의 드라이버 레벨 가변 회로도.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 제1,2출력레벨 변화부 30 : 유니트 언더 테스트
D1,D2 : 다이오드 I1,I2 : 인버터
Q1,Q4,Q5 : 피엔피 트랜지스터 Q2,Q3,Q6 : 엔피엔 트랜지스터
R1-R1 : 저항
본 고안은 디지탈 집적회로를 테스트하는 드라이버(DRIVER)레벨을 가변시키는 회로에 관한 것으로, 특히 드라이버해주는 전압을 트랜지스터의 에미터에 인가하고 트랜지스터의 턴-온/턴-오프 전압을 가변시킴으로서 레벨을 가변시킬 수 있어 측정효과를 향상시키도록 한 디지탈 집적회로 테스트의 드라이버 레벨 가변회로에 관한 것이다.
종래 디지탈 집적회로 테스트의 드라이버 레벨의 종류에 따른 발생전압(Vin1),(Vin2)이 각기 저항(R1),(R3)을 통하여 다이오드(D1)의 캐소드 및 저항(R2),(R5)과 콘덴서(C1)에 의한 피엔피 트랜지스터(Q1)의 베이스와 다이오드(D2)의 애노드 및 저항(R4),(R6)과 콘덴서(C2)에 의한 엔피엔 트랜지스터(Q2)의 베이스에 각각 접속되고, 에미터가 전원단자(Vcc) 및 저항(R5)에 접속된 피엔피 트랜지스터(Q1)의 콜렉터와 에미터가 저항(R6) 및 접지에 접속된 엔피엔 트랜지스터(Q2)의 콜렉터가 공통 접속되어, 그 접속점은 콘덴서(C1),(C2)의 접속점을 통해 다이오드(D1)의 애노드 및 다이오드(D2)의 캐소드에 공통접속되며, 또한 그 트랜지스터(Q1),(Q2)의 콜렉터는 유니트 언더 테스트(Unit Under Test ; UUT)(1)에 접속되어 구성된다.
이와같이 구성된 종래의 기술동작은 푸시풀(Push-Pull) 증폭기를 이용하여 측정하고자 하는 유니트 언더 테스트(1)에 "하이" 또는 "로우"의 출력전압을 인가해주는 과정을 나타낸 것으로 다음과 같다.
먼저, 입력단자(Vin1),(Vin2)에 시모스 레벨 또는 티티엘 레벨의 "하이"전압(5V)를 인가하게 되면 이 신호는 피엔티 및 엔피엔 트랜지스터(Q1),(Q2)의 베이스에 인가된다.
이때, 상기 피인피 트랜지스터(Q1)는 턴-오프상태가 되고 엔피엔 트랜지스터(Q2)는 턴-온상태가 되어 출력단자인 유니트 언더 테스트(1)에 "로우"(OV)전압이 드라이빙하게 된다.
이와반대로 입력단자(Vin1),(Vin2)에 시모스 레벨 또는 티티엘 레벨의 "로우"전압(OV)를 인가하게 되면 상기와 반대의 현상이 나타난다.
즉, 엔피엔 트랜지스터(Q2)는 턴-오프되고 피엔피 트랜지스터(Q1)만이 턴-온되어 전원전압(Vcc=5V)이 유니트 언더 테스트(1)에 드라이빙하게 된다.
그러나, 이와같은 종래 디지탈 집적회로 테스트의 드라이버 레벨 출력회로는 출력회로는 출력단자에는 "하이"인 경우에 전원전압(Vcc=5.0V)이, "로우"인 경우에는 접지전압(GND)(OV)의 1종류만의 전압만이 인가되어지게 된다.
따라서, 유니트 언더 테스트의 디바이스 종류(TTL,CMOS,ECL)에 따라 측정을 할 경우에 측정효과를 기대할 수 없는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 해결하기 위하여 유니트 언더 테스트 인가해주는 전압의 변화를 (-2V~+6.0V) 가능하게 하기 위해 드라이버 해주는 전압을 트랜지스터의 에미터에 인가하고 트랜지스터의 턴-온 또는 턴-오프전압을 가변시킴으로서 모든 종류의 집적회로를 테스트할 수 있는 디지탈 집적회로 테스트의 드라이버 레벨 가변회로를 안출한 것으로, 이를 첨부한 도면을 참조해 설명하면 다음과 같다.
제2도는 본 고안 디지탈 집적회로 테스트의 드라이버 레벨 가변 회로도로서 이에 도시한 바와같이 입력단자(Vin1)를 인버터(I1)를 통해 콜렉터가 엔피엔 트랜지스터(Q3)의 베이스와 저항(R3)일측에 접속된 피엔피 트랜지스터(Q1)의 베이스에 접속하고, 그 트랜지스터(Q1)의 에미터는 저항(R12)을 통해 전원단자(Vcc)에 접속된 저항(R1)과 접지된 저항(R2)을 접속하며, 에미터가 저항(R4)을 통하여 저항(R3) 타측과 전압단자(-B)에 접속된 엔피엔 트랜지스터(Q3)의 콜렉터를 에미터가 전압단자(VD)에 접속된 피엔피 트랜지스터(Q5)의 베이스에 접속함과 아울러 저항(R5)을 통해 애노드가 전압단자(+A)에 접속된 다이오드(D1)의 캐소드에 접속하여 상기 피엔피 트랜지스터(Q5)가 턴-온 되었을 경우 상기 피엔피 트랜지스터(Q5)의 콜렉터로부터 "하이"전압을 유니트 언더 테스트(30)에 출력시키기 위한 제1출력레벨 변화부(10)와, 입력단자(Vin2)를 인버터(I2) 및 저항(R6)을 통하여 에미터가 접지저항(R9)에 접속된 엔피엔 트랜지스터(Q2)의 베이스에 접속하고, 그 트랜지스터(Q2)의 콜렉터는 피엔피 트랜지스터(Q4)의 베이스와 저항(R7)을 통한 전압단자(+B) 및 상기 피엔피 트랜지스터(Q4)의 에미터에 접속된 저항(R8)을 접속하며, 상기 피엔피 트랜지스터(Q4)의 콜렉터는 저항(R10)을 통해 콜렉터가 상기 피엔피 트랜지스터(Q5)의 콜렉터에 접속된 엔피엔 트랜지스터(Q6)의 베이스와 타측이 다이오드(D2)를 통해 전압단자(-A)에 접속된 저항(R11)일측에 접속하여 에미터가 전압단자(-VD)에 접속된 상기 엔피엔 트랜지스터(Q6)가 턴-온되었을 경우 상기 엔피엔 트랜지스터(Q6)의 콜렉터로 부터 "로우"전압을 유니트 언더 테스트(30)에 출력시키기 위한 제2출력레벨 변화부(20)로 구성한다.
이와같이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저, 제1출력레벨 변화부(10)는 입력단자(Vin1)에 "하이"전압이 인가되면 인버터(I1)에 의해 피엔피 트랜지스터(Q1)의 베이스에는 "로우"전압이 인가되는데, 이때, 상기 피엔피 트랜지스터(Q1)의 에미터측에 걸리는 전압은 전원전압(Vcc)이 저항(R1),(R2)에 의해 분압된 전압이다.
따라서, 상기 피엔피 트랜지스터(Q1)는 턴-온되어 상기 피엔피 트랜지스터(Q1)의 콜렉터 전압은 상기 피엔피 트랜지스터(Q1)에 에미터전압이 곧 피엔피 트랜지스터(Q1)의 콜렉터 전압이다.
또한, 이때의 전압단자(-B)의 전압이 엔피엔 트랜지스터(Q3)가 턴-온되기 위한 조건만 되면 상기 엔피엔 트랜지스터(Q3)는 턴-온 된다.
그러면, 엔피엔 트랜지스터(Q5)의 베이스 전압은 전압단자(+A)(-B)의 전압이 저항(R4),(R5)과 다이오드(D1)에 의해 분할된 전압이 발생하게 되어, 전압단자(VD)와 상기피엔피 트랜지스터(Q5)의 베이스 전압이 턴-온되기 위한 조건만 되면 전압단자(VD)의 전압이 곧 출력전압으로 인가하게 된다.
한편, 제2출력레벨 변화부(20)는 입력단자(Vin2)에 "하이"전압이 인가하게 되면 엔피엔 트랜지스터(Q2)의 베이스에도 동일한 "하이"전압이 인가되어 진다. 따라서 상기 엔피엔 트랜지스터(Q2)는 턴-온되고 그 엔피엔 트랜지스터(Q2)의 콜렉터 전압은 접지레벨이다.
또한, 엔피엔 트랜지스터(Q4)가 턴-온되어 엔피엔 트랜지스터(Q6)의 베이스에는 전압단자(+B),(-A)의 전압에 의해 분할된 전압이 역시 인가된다.
따라서, 상기 피엔피 트랜지스터(Q6)는 전압단자(-VD)와 이 트랜지스터(Q6)의 베이스에 걸리는 전압의 레벨의 따라 턴-온되어 상기 엔피엔 트랜지스터(Q6)의 콜렉터에는 전압단자(-VD)의 전압이 유니트 언더 테스트(30)에 그대로 출력하게 된다.
이상에서 상세히 설명한 바와같이 디지탈 집적회로를 테스트하고자 하는 경우에 발생하는 문제는 집적회로의 종류에 따라 드라이버해주는 전압의 "하이" 또는 "로우"레벨을 변화시켜주어야 하는데 종래에는 항상 고정된 레벨(하이 : +5.0γ로우 : OV)만을 출력시키는 단점을 가지고 있다.
따라서, 본 발명은 종래의 회로에 부가적으로 관련회로를 첨가하여 출력전압의 레벨을 변화시키는 기능을 제공한 것으로, 즉, "하이" 또는 "로우"전압을 드라이빙해주는 트랜지스터의 베이스단자에 전압을 트랜지스터(Q5),(Q6)가 턴-온되도록 가변시킴으로서, 측정의 효과를 향상시킬 수 있는 효과가 있게 된다.

Claims (3)

  1. 입력전압(Vin1),(Vin2)을 각기 입력받아 유니트 언더 테스트(30)에 입력되는 출력전압의 레벨을 변화시키기 위한 드라이브 레벨의 "하이" 또는 "로우"값을 가변시키는 제1,2출력레벨 변화부(10),(20)를 구성한 것을 특징으로 하는 디지탈 집적회로 테스트의 드라이버 레벨 가변회로.
  2. 제1항에 있어서, 상기 제1출력레벨 변화부(10)는 입력단자(Vin1)를 인버터(I1)에 의해 피엔피 트랜지스터(Q1)의 베이스에 접속하고, 피엔피 트랜지스터(Q1)의 에미터는 저항(R12)을 통하여 전원단자(Vcc)가 접속된 저항(R1)과 접지저항(R2)에 공통접속하며 콜렉터는 엔피엔 트랜지스터(Q3)의 베이스와 저항(R3),(R4)에 의해 전압단자(-B) 및 상기 엔피엔 트랜지스터(Q2)의 콜렉터에 접속하고, 상기 엔피엔 트랜지스터(Q3)는 저항(R5)을 통하여 애노드가 전압단자(+A)에 접속된 다이오드(D1)의 캐소드에 접속함과 아울러 에미터가 전압단자(VD)에 접속된 피엔피 트랜지스터(Q5)의 베이스에 접속하여 구성한 것을 특징으로 하는 디지탈 집적회로 테스트의 드라이버 레벨 가변회로.
  3. 제1항에 있어서, 상기 제2출력레벨 변화부(20)는 입력단자(Vin2)를 인버터(I2) 및 저항(R6)을 통해 에미터가 접지저항(R6)에 접속된 엔피엔 트랜지스터(Q2)의 베이스에 접속하고 그의 콜렉터는 저항(R7)을 통한 전압단자(+B)와 에미터가 저항(R8)에 의해 전압단자(+B)에 접속된 피엔피 트랜지스터(Q4)의 콜렉터를 저항(R10)을 통해 콜렉터가 상기 피엔피 트랜지스터(Q6)의 베이스에 접속함과 아울러 저항(R11) 및 다이오드(D2)를 통하여 전압단자(-A)에 접속하여 구성한 것을 특징으로 하는 디지탈 집적회로 테스트의 드라이버 레벨 가변회로.
KR2019910018126U 1991-10-29 1991-10-29 디지탈 집적회로 테스트의 드라이버 레벨 가변회로 KR940003397Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910018126U KR940003397Y1 (ko) 1991-10-29 1991-10-29 디지탈 집적회로 테스트의 드라이버 레벨 가변회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910018126U KR940003397Y1 (ko) 1991-10-29 1991-10-29 디지탈 집적회로 테스트의 드라이버 레벨 가변회로

Publications (2)

Publication Number Publication Date
KR930009910U KR930009910U (ko) 1993-05-26
KR940003397Y1 true KR940003397Y1 (ko) 1994-05-23

Family

ID=19321276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910018126U KR940003397Y1 (ko) 1991-10-29 1991-10-29 디지탈 집적회로 테스트의 드라이버 레벨 가변회로

Country Status (1)

Country Link
KR (1) KR940003397Y1 (ko)

Also Published As

Publication number Publication date
KR930009910U (ko) 1993-05-26

Similar Documents

Publication Publication Date Title
EP0252931B1 (en) Temperature compensated cmos to ecl logic level translator
JP3190399B2 (ja) 比較回路装置
US5237212A (en) Level converting circuit
KR900004591B1 (ko) 입력회로
JPH0583004B2 (ko)
US5075579A (en) Level shift circuit for achieving a high-speed processing and an improved output current capability
US4912344A (en) TTL output stage having auxiliary drive to pull-down transistor
KR940003397Y1 (ko) 디지탈 집적회로 테스트의 드라이버 레벨 가변회로
KR890001287A (ko) 논리 레벨 변환기 회로
US3585407A (en) A complementary transistor switch using a zener diode
US4788459A (en) Bi-CMOS voltage level conversion circuit
US3995175A (en) High impedance voltage probe
US5331225A (en) BiCMOS logic circuit with bipolar transistor and MOS transistor formed on the same semiconductor substrate
KR940007978B1 (ko) 출력회로
KR930007127B1 (ko) 반도체 집적회로
KR910014944A (ko) 반도체 집적회로장치
KR910007234A (ko) 진폭변조신호의 검출회로
US5132566A (en) BiMOS semiconductor integrated circuit having short-circuit protection
JP2987971B2 (ja) レベル変換回路
KR910017761A (ko) 논리회로 및 반도체 집적회로장치
KR950000352B1 (ko) 반도체 논리회로
SU1180799A1 (ru) Пиковый детектор
JPH0445297Y2 (ko)
KR950000978Y1 (ko) 반도체 집적회로의 잡음방지회로
JPH01259623A (ja) 非飽和型論理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19971227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee