KR940000963Y1 - Crt 방전에 의한 반도체 파괴 방지 회로 - Google Patents

Abstract

내용 없음.

Description

CRT 방전에 의한 반도체 파괴 방지 회로

제1도는 종래의 CRT 드라이브 회로도.

제2도는 본 고안의 실시 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : CRT 20 : IC 보호장치

30 : 마이콤 보호부 40 : 비데오/크로마 IC

Q1, Q2, Q3 : 트랜지스터 D1 : 다이오드

R1-R6 : 저항

본 고안은 CRT 사용 TV 및 모니터에 있어서, 픽쳐(Picture)오프시 갑작스런 CRT 방전에 의하여 IC나 반도체 소자 등이 파괴되는 현상을 방지해 주도록 하는 CRT 방전에 의한 파괴 방지회로에 관한 것이다.

종래의 CRT 드라이브 회로는 제1도에 간략히 도시된 바와같이 색차신호(R-Y)는 트랜지스터(Q1)의 베이스에 인가되어 에미터측으로 인가되는 휘도신호(-Y) 입력에 의하여 콜렉터 측에서 색신호(-R)로 출력되어 CRT(10)의 캐소드에 인가되도록 구성되어 있으며 색차신호(G-Y)(B-Y)도 동일 구성의 드라이브 트랜지스터를 통하여 CRT(10)의 캐소드에 인가되게 된다.

그러나 상기와 같은 CRT 드라이브 회로는 CRT 드라이브 기능만 수행하게 되므로 픽쳐 '오프'시 CRT의 방전 전압에 대한 대비가 되어 있지 않아 CRT 방전 전압으로 드라이브용 트랜지스터(Q1)가 파괴되거나 또는 CRT 드라이브에 관계있는 비데오/크로마 IC 및 마이콤 등이 파괴될 위험이 많은 것이었다.

즉 종래에는 CRT 드라이브 기능만 수행하게 되고 CRT 방전으로 인하여 반도체 소자 및 IC가 파손될 수 있는 위험에 대해서는 고려되지 않고 있었다.

그러나 픽쳐 '오프'시 급작스런 CRT 방전이 일어나게 되면 역전압에 의하여 상기된 문제점이 발생되는 것이었다.

본 고안은 상기와 같은 점을 감안하여 CRT의 방전을 검출하여 급격 방전에 의한 파괴 방지용 회로의 트리거 신호를 공급하므로써 CRT 방전시 반도체 소자 및 IC의 파괴를 방지할 수 있도록 한 것이다.

즉 본 고안은 CRT의 급격한 방전 전압을 검출하는 검출소자를 구비하고 검출소자의 검출 출력으로 급격 방전에 의한 파괴 방지용 회로에 트리거 펄스를 인가시키는 소자를 구비시킴으로써 CRT의 급격한 방전에 의하여 반도체 소자나 IC 의 파괴를 방지하도록 하는 것을 목적으로 하는 것으로 이같은 본 고안을 첨부도면에 의하여 상세히 설명하면 다음과 같다.

본 고안은 색차신호(R-Y)가 베이스에 인가되고 비데오/크로마 IC(40)에서 버퍼용 트랜지스터(Q2)를 통하여 에미터로 인가되는 트랜지스터(Q1)에서 색신호(-R)를 출력시켜 저항(R2)을 통한후 CRT(10)의 캐소드로 인가시키는 CRT 드라이브 회로에 있어서, 상기 CRT(10)의 캐소드와 저항(R2) 사이에 연결되고 CRT(10)의 방전 전압이 흐르는 다이오드(D1)와, 상기 다이오드(D1)에 일측이 연결되고 저항(R2)과 병렬 연결되는 저항(R3)과, 상기 저항(R3)의 양단 전압에 의하여 구동되고 IC 보호장치(2 0)와 마이콤 보호부(30) 및 비데오/크로마 IC(40)에 트리거 신호를 인가시키는 트랜지스터(Q3)로 구성된다.

이때 본 고안에서 저항(R1)은 부하이고 코일(L1)은 파이킹용이며 저항(R2)은 아아크(ARC) 감쇄용이다.

그리고 본 고안에서는 색차신호(R-Y)를 드라이브 시키는 회로에만 적용시킨 것을 나타내었으나 색차신호(B-Y)(G-Y) 드라이브 회로에도 적용시킬 수 있다.

이와같이 구성된 본 고안에서 색차신호(R-Y)는 트랜지스터(Q1)의 베이스에 인가되어지고 비데오/크로마 IC(40)의 휘도신호(-Y)출력은 버퍼용 트랜지스터(Q2)를 통한후 트랜지스터(Q1)의 에머티에 인가되어 지므로 트랜지스터(Q1)의 콜렉터에서는 색신호(-R)가 출력되게 되며 상기 트랜지스터(Q1)의 콜렉터에서 출력된 색신호(-R)는 아아크 감쇄용 저항(R2)을 통한후 CRT(10)의 캐소드에 인가되어진다.

이는 정상적인 픽쳐 '온'시의 신호 흐름 상태이고 이상태에서 픽쳐 '오프'되게 되면 급작스런 CRT(10)의 방전이 일어나게 되고 이때 CRT(10)의 방전루프는 다이오드 (D1)와 저항(R3)을 통하여 방전되게 된다.

이때 다이오드(D1)는 픽쳐 '오프'에 의한 대전류 방전시만 동작하도록 역방향 구성시켰으며 정상 상태에서는 저항(R2)에 의해서만 색신호(-R)가 흐르게 된다.

즉 픽쳐 '오프'시 CRT(10)의 급격한 대전류 방전시에는 다이오드(D1)를 통하여 저항(R3)으로 흐르게 되며 이때 다이오드(D1)를 통하여 방전 전류가 흐르게 되면 등가 저항은 저항(R2)(R3)의 병렬 연결이 되고 저항(R1)(R2)의 병렬 연결에 위한 등가 저항의 양단에는 CRT(10) 방전시 특정의 전압이 인출되어진다.

여기서 저항(R3)의 얀단 전압이 0.6V 이상이 되면 트랜지스터(Q3)가 '턴온'되어 트랜지스터(Q3)의 콜렉터가 로우레벨이 된다.

그러나 CRT(10)의 대전류 방전이 일어나지 않게 되면 저항(R3)의 양단에서 인출되는 전압은 0.6V이하가 된다.

그리고 저항(R3)의 양단 전압이 0.6V이상이되어 트랜지스터(Q3)가 '턴온'되므로써 트랜지스터(Q3)의 콜렉터측이 로우레벨로 떨어지게 되면 이때의 로우레벨 출력은 IC 보호장치(20), 마이콤 보호부(30), 비데오/크로마 IC(40)의 급격 방전에 의한 파괴 방지용 회로의 트리거 신호로 인가되므로써 CRT(10)의 급속 방전에 의해 IC 및 반도체 소자의 파괴를 방지할 수 있게 된다.

즉 IC 보호장치(20)와 마이콤 보호부(30) 및 비데오/크로마 IC(40)는 트랜지스터(Q3)의 콜렉터측이 하이레벨에서 로우레벨로 떨어질때의 트리거 신호로 동작하여 각각 CRT(10)의 급격 방전에 의하여 IC 및 반도체 소자를 보호하게 된다.

여기서 색차신호(R-Y) 출력 드라이브 회로에 대하여 설명하였으나 색차신호( B-Y)(G-Y)드라이브 회로에도 본 고안을 적용시켜 IC 및 반도체 소자를 보호할 수 있다.

이상에서와 같이 본 고안은 CRT 드라이브 회로에 있어서, 픽쳐 '오프'시 CRT의 급격한 방전에 의하여 IC나 마이콤 등의 반도체 소자의 파괴를 방지해 주는 것으로 CRT의 급격한 방전시 반도체 소자 및 IC를 보호할 수 있다.

Claims (1)

1. 비데오/크로마 IC(40)의 휘도신호(-Y)가 트랜지스터(Q2)를 통한후 트랜지스터(Q1)에서 색차신호(R-Y)와 혼합되어 색신호(-R)를 CRT(10)의 캐소드에 인가시키는 CRT 드라이브 회로에 있어서, 트랜지스터(Q1)의 색신호를 CRT(10)의 캐소드에 인가시키는 저항(R2)과 CRT(10)의 캐소드 사이에 연결되고 CRT(10)의 방전 전류를 통과시키는 다이오드(D1)와, 상기 다이오드(D1)의 일측에 연되고 저항(R2)과 병렬 연결되는 저항(R3)과, 상기 저항(R3)의 양단 전압에 의하여 구동되고 IC 보호장치(2 0)와 마이콤 보호부(30) 및 비데오/크로마 IC(40)의 급격 방전에 의한 파괴 방지용 회로에 트리거 신호를 인가시키는 트랜지스터(Q3)로 구성된 CRT 방전에 의한 반도체 파괴 방지 회로.