KR930016895A - 다중 처리 시스템에 있어서의 실행 상태 정보 통신 방법 및 그의 장치 - Google Patents

다중 처리 시스템에 있어서의 실행 상태 정보 통신 방법 및 그의 장치 Download PDF

Info

Publication number
KR930016895A
KR930016895A KR1019920008394A KR920008394A KR930016895A KR 930016895 A KR930016895 A KR 930016895A KR 1019920008394 A KR1019920008394 A KR 1019920008394A KR 920008394 A KR920008394 A KR 920008394A KR 930016895 A KR930016895 A KR 930016895A
Authority
KR
South Korea
Prior art keywords
identification code
processor
execution state
execution
converting
Prior art date
Application number
KR1019920008394A
Other languages
English (en)
Other versions
KR960014175B1 (ko
Inventor
요시요미 야마시다
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR930016895A publication Critical patent/KR930016895A/ko
Application granted granted Critical
Publication of KR960014175B1 publication Critical patent/KR960014175B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

상호 결합망에 대한 액세스 회수를 삭감할 수 있는 동시에, 송신원 프로세서의 실행 상태의 검출에 요하는 시간을 삭감한다.
복수의 프로세서로 구성되는 다중 처리 시스템에 있어서, 상기 프로세서의 실행 상태에 어드레스 정보로 변환하여 전송하고, 상기 어드레스 정보를 수신측 프로세서에 의해 해당하는 실행 상태 코드로 변환한 후, 상기 실행 상태 코드와 미리 설정된 실행 상태 식별 코드와를 조회해서 프로세서의 실행 상태를 인식하는 것이다.

Description

다중 처리 시스템에 있어서의 실행 상태 정보 통신 방법 및 그의 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명에 관한 다중 처리 시스템에 있어서의 실행 상태 정보 통신 방법의 처리 동작을 표하는 프로챠트, 제3도는 이 발명에 관한 다중 처리 시스템에 있어서의 실행 상태 정보의 구조를 표시하는 설명도, 제4도는 제2도에 표시한 인코더의 구성을 표시하는 블록도.

Claims (7)

  1. 복수의 프로세서로 구성되는 다중 처리 시스템에 있어서, 상기 프로세서의 실행 상태를 어드레스 정보로 변환하여 전송하고, 상기 어드레스 정보를 수신측 프로세서에 의해 해당하는 실행 상태 코드로 변환한 후, 상기 실행 상태 코드와 미리 설정된 실행 상태 식별 코드와를 조회하여 프로세서의 실행 상태를 인식하는 것을 특징으로 하는 다중 처리 시스템에 있어서의 실행 상태 정보 통신 방법.
  2. 복수의 프로세서로 구성되는 다중 처리 시스템에 있어서, 프로세서의 실행 상태를 어드레스 정보로 변환하는 제1의 변환 수단과, 상기 제1의 변환 수단에 의해 변환된 어드레스 정보를 전송하는 통신로와, 상기 통신로에의 전송된 어드레스 정보를 해당하는 실행 상태 코드로 변환하는 제2의 변환 수단과, 상기 제2의 변환 수단에 의해 변환된 실행 상태 코드와 임의 설정된 실행 상태 식별 코드와를 조회하여 실행 상태를 인식하는 인식 수단과를 구비하는 것을 특징으로 하는 다중 처리 시스템에 있어서의 실행 상태 정보 통신 장치.
  3. 제2항에 있어서, 상기 제1의 변환 수단은, 인코더에 의해 구성되어 있는 것을 특징으로 하는 다중 처리 시스템에 있어서의 실행 상태 정보 통신 장치.
  4. 제2항에 있어서, 상기 제2의 변환 수단은 데코더에 의해 구성되어 있는 것을 특징으로하는 다중 처리 시스템에 있어서의 실행 상태 정보 통신 장치.
  5. 제2항에 있어서, 상기 제1/제2의 변환 수단은 상기 프로세서에 내장되어있는 것을 특징으로하는 다중 처리 시스템에 있어서의 실행 상태 정보 통신 장치.
  6. 제2항에 있어서, 상기 제1의 변환 수단은, 프로세서의 상태 식별 코드를 실행 상태 식별 코드 어드레스로 변환하는 실행 상태 코드 매핑 메모리와, 상기 실행 코드 매핑 메모리에 의해 변환된 실행 상태 식별 코드 어드레스를 실행 상태 식별 코드로 변환하는 실행 상태 식별 코드 메모리와, 프로세서 식별 코드룰 출려하는 프로세서 식별 코드 레지스터와, 상기 실행 상태 식별 코드와 상기 프로세서 식별 코드를 합성함으로서 생성한 프로세서 실행 상태 식별 코드를 상기 통신로에 출력하는 프로세서 실행 상태 식별 코드 출력 레지스터를 구비하는 것을 특징으로 하는 다중 처리 시스템에 있어서의 실행 상태 정보 통신 장치.
  7. 제2항에 있어서, 상기 제2의 변환 수단은, 상기 통신로에서 프로세서 실행 상태 식별 코드를 입력하여 실행 상태 식별 코드와, 프로세서 식별 코드와를 분리하는 프로세서 실행 상태 식별 코드 입력 레지스트와, 상기 프로세서 실행 상태 식별 코드 입력 레지스트에 의해 분리된 실행 상태 식별 코드를 실행 상태 식별 코드 어드레스로 변환하는 상태 식별 코드 매핑 메모리와, 상기 상태 식별 코드 매핑 메모리에 의한 변환된 실행 상태 식별 코드 어드레스를 상태 식별 코드로 변환하는 상태 식별 코드 메모리와, 상기 프로세서 상태 식별 코드 입력 레지스트에 의해 분리된 프로세서 식별 코드를 프로세서 식별 코드 어드레스로 변환하는 프로세서 식별 코드 매핑 메모리와, 상기 프로세서 식별 코드 매핑 메모리에 의한 변환된 프로세서 식별 코드 어드레스를 프로세서 식별 코드로 변환하는 상태 식별 코드 메모리와를 구비하는 것을 특징으로 하는 다중 처리 시스템에 있어서의 실행 상태 정보 통신 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920008394A 1992-01-10 1992-05-19 다중 처리 시스템에 있어서의 실행 상태 정보 통신 방법 및 그의 장치 KR960014175B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1992-002982 1992-01-10
JP92-002982 1992-01-10
JP4002982A JPH05189381A (ja) 1992-01-10 1992-01-10 多重処理システムにおける実行状態情報通信方法及びその装置

Publications (2)

Publication Number Publication Date
KR930016895A true KR930016895A (ko) 1993-08-30
KR960014175B1 KR960014175B1 (ko) 1996-10-14

Family

ID=11544582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008394A KR960014175B1 (ko) 1992-01-10 1992-05-19 다중 처리 시스템에 있어서의 실행 상태 정보 통신 방법 및 그의 장치

Country Status (5)

Country Link
US (1) US5463734A (ko)
JP (1) JPH05189381A (ko)
KR (1) KR960014175B1 (ko)
DE (1) DE4300473C2 (ko)
GB (1) GB2263181B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091187A (en) * 1998-04-08 2000-07-18 International Business Machines Corporation High emittance electron source having high illumination uniformity

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141006A (en) * 1976-07-14 1979-02-20 Braxton Kenneth J Security system for centralized monitoring and selective reporting of remote alarm conditions
JPS53124943A (en) * 1977-04-08 1978-10-31 Agency Of Ind Science & Technol Composite information processor
US4270167A (en) * 1978-06-30 1981-05-26 Intel Corporation Apparatus and method for cooperative and concurrent coprocessing of digital information
US4468738A (en) * 1980-07-16 1984-08-28 Ford Aerospace & Communications Corporation Bus access arbitration using unitary arithmetic resolution logic and unique logical addresses of competing processors
JPS6184138A (ja) * 1984-10-01 1986-04-28 Nissan Motor Co Ltd ネツトワ−クシステム

Also Published As

Publication number Publication date
JPH05189381A (ja) 1993-07-30
GB2263181B (en) 1995-05-24
DE4300473A1 (ko) 1993-07-15
GB9300297D0 (en) 1993-03-03
KR960014175B1 (ko) 1996-10-14
DE4300473C2 (de) 1995-04-06
GB2263181A (en) 1993-07-14
US5463734A (en) 1995-10-31

Similar Documents

Publication Publication Date Title
JP2738692B2 (ja) 並列化コンパイル方法
KR920001332A (ko) 고성능 프로세서의 브랜치 예상 동작 방법 및 장치
KR930014097A (ko) 중앙 처리 유니트(cpu) 코어 및 병렬.독립적으로 동작하는 디지탈신호 처리 모듈을 구비한 종합 자료 처리 시스템
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR920006858A (ko) 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치
KR850003008A (ko) 데이타처리 시스템 아키텍처
KR910012962A (ko) Dma제어기
KR920001323A (ko) 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법
KR840006092A (ko) 기억보호 검사방법 및 그 수행회로
DE69506606T2 (de) Verarbeitungssystem und -verfahren
KR840006530A (ko) 동기식 중앙 프로세서의 디지탈 데이타 처리장치 및 방법
KR840005575A (ko) 비동기 버스 멀티프로세서(multiprocessor:다중처리장치) 시스템
KR890006054A (ko) 화상처리장치
KR930016895A (ko) 다중 처리 시스템에 있어서의 실행 상태 정보 통신 방법 및 그의 장치
KR950020213A (ko) 문자 코드 변환 장치
KR850700162A (ko) 데이타 처리장치용 출력 비교 제어 시스템 및 방법
JPS57174747A (en) Device diagnosing system
JPS5760450A (en) Information processing equipment
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR900010590A (ko) 정보처리 시스템
JPS6428735A (en) Interruption control system
JPS5725045A (en) Data processing equipment
JPS5779555A (en) Advanced control system for instruction
SU364935A1 (ko)
KR880004383A (ko) 마이크로 프로세서 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee