KR930014074A - 다중-채널 직접메모리 억세스(dma)동작을 인터리브하기 위한 장치 및 그 방법 - Google Patents

다중-채널 직접메모리 억세스(dma)동작을 인터리브하기 위한 장치 및 그 방법 Download PDF

Info

Publication number
KR930014074A
KR930014074A KR1019920026619A KR920026619A KR930014074A KR 930014074 A KR930014074 A KR 930014074A KR 1019920026619 A KR1019920026619 A KR 1019920026619A KR 920026619 A KR920026619 A KR 920026619A KR 930014074 A KR930014074 A KR 930014074A
Authority
KR
South Korea
Prior art keywords
channel
data
dma
transmission
transmission resource
Prior art date
Application number
KR1019920026619A
Other languages
English (en)
Other versions
KR960006503B1 (ko
Inventor
소도스 마틴
Original Assignee
마이클 에이치, 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치, 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치, 모리스
Publication of KR930014074A publication Critical patent/KR930014074A/ko
Application granted granted Critical
Publication of KR960006503B1 publication Critical patent/KR960006503B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Abstract

각 채널에 대한 데이타 전송을 데이타 슬라이스의 순서로 분할하고 각 슬라이스 기초해서 인터리빙함으로써 다중 DMA 채널을 지원하는 장치 및 그 방법이 개시된다. 전송장치의 제어가 DMA 채널사이에서 시프트될 수 있으며, 한편 각 채널에 대한 데이타 슬라이스의 순서매김은 보존된다.
본 발명은 또한 다중 인터리빙 DMA 채널을 지원할 수 있는 회로구성을 개시한다.
이 회로구성은 이중-포트 기억장치, 채널순서기 및 채널 인터리브 제어로 구성된다. 이 이중-포트 기억장치는 채널을 통해 전송되는 데이타의 슬라이스를 저장한다. 채널 순서기는 이중-포트 기억장치에서 데이타 슬라이스의 채널의 순서를 유지시킨다. 채널 인터리브 제어장치는 채널로 하여금 채널당 인터리브 크기, 현행 데이타 전송게수 및 총 전송계수를 모니터링함으로써 그의 데이타를 인터리브하는 것을 허용한다. 제2채널은 제1채널이 그의 채널 크기에 도달하거나 제1채널이 그의 요구된 총 전송계수를 전송할때 제1채널과 같은 매테를 통해 데이타를 전송하는 것이 허락됨으로써 효과적인 버스를 이용할 수 있다.

Description

다중-채널 직접메모리 억세스(DMA)동작을 인터리브하기 위한 장치 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 가르침을 채용한 다중 인터리빙 DMA 채널을 지원하는 회로구성을 도시하며,
제4도는 본발명의 가르침을 채용한 회로구성을 도시하며,
제5도는 바람직한 실시예의 회로구성을 도시한다.

Claims (11)

  1. 소정의 채널 인터리브 크기를 각각 갖추고, 전송 자원을 이용하는 복수의 DMA 채널에 데이타를 전송하는 방법에 있어서, 상기 전송 자원을 이용하므로서 데이타의 제1넘버를 전송하도록 제1DMA 채널을 제공하는 단계; 상기 제1넘버를 상기 제1DMA채널의 제1소정의 채널 인터리브크기와 비교하는 단계; 상기 제1넘버가 상기 제1소정의 채널 인터리브 크기 이하이면 상기 전송 자원을 이용하여 상기 제1채널을 통해서 데이타의 상기 제1넘버를 전송하는 단계; 데이타의 상기 제1넘버를 상기 제1소정의 채널 인터리브 크기보다 크지 않은 복수의 슬라이스로 분할하는 단계; 상기 전송자원을 이용하여 상기 제1DMA 채널에 데이타의 각각의 슬라이스를 전송하는 단계; 제2DMA 채널이 상기 전송자원의 제어를 갖추고 있는지의 여부를 결정하도록 상기 제1DMA채널에서 데이타의 각각의 슬라이스 이후에 질의하는 단계; 상기 제2DMA 채널이 제어를 갖추고 있지 않으면 상기 전송-자원을 이용하여 상기 제1DMA 채널에서 데이타의 슬라이스를 계속 전송하는 단계; 및 상기 전송 자원의 제어를 상기 제2DMA채널에 전송하고, 이에 따라 상기 제2DMA채널은 데이타를상기 전송자원을 통해 전송하고 각각의 슬라이스 후에 질의하는 단계;로 구성한 것을 특징으로 하는 데이타 전송방법.
  2. 제1항에 있어서, 상기 전송 자원을 통해서 상기 제1DMA채널에 전송된 데이타의 제2넘버를 계수하는 단계; 상기 제2넘버를 상기 제1넘버와 비교함으로서 상기 제2DMA 채널이 데이타의 상기 제1넘버를 완결했는지의 여부를 결정하는 단계;및 상기 제2넘버가 상기 제1넘버와 동일하면, 채널 인터리브 크기가 상기 제1DMA 채널에 도달할때까지 대기하지 않고 상기 전송자원의 제어를 상기 제2DMA채널에 전송하여 제어가 다음 DMA 채널에 용이하게 전송되는 단계;를 추가로 포함하는 것을 특징으로 하는 데이타 전송방법.
  3. 제2항에 있어서, 질의하는 단계는 상기 전송자원을 이용하기 위하여 복수의 DMA 채널로 부터 요구를 수신하는 단계; 소정의 우선 계획에 따라 상기 요구들 사이에 아비트레이트 하는 단계; 및 상기 제1DMA 채널에서 데이타의 상기 슬라이스 후에 가장 높은 우선이 전송되어 상기 전송 자원의 제어가 요구에 부여되는 단계;로 구성된 것을 특징으로 하는 데이타 전송방법.
  4. 제2항에 있어서, 상기 제1DMA 채널에서 전송의 각각의 슬라이스 후에 상기 실의하는 단계를 억재하는 단계; 그리고 상기 전송자원의 제어를 상기 제2DMA 채널에 전송하지 않고 상기 제1DMA채널에 남아 있는 슬라이스를 계속 전송하는 단계;를 추가로 포함하는 것을 특징으로 하는 데이타 전송방법.
  5. 제2항에 있어서, 상기 제1DMA 채널이 상기 전송자원의 제어를 갖추고 있지 않고, 그 전송을 완전할 수 없으면, 상기 제어를 다음 DMA 채널에 전송하는 단계를 추가로 포함하는 것을 특징으로 하는 데이타 전송방법.
  6. 전송자원을 통해서 소정의 채널 인터리브 크기를 갖춘 복수의 DMA 채널에 전송데이타를 인터리브하는 장치에 있어서, 제1채널에 대해서 전송되는 데이타의 총 넘버인 총 전송계수를 상기 제1채널로부터 수신하기 위해 상기 전송 자원에 접속된 수신수단; 상기 총 전송계수가 상기 제1채널의 상기 소정의 채널 인터리브 크기보다 큰지의 여부를 결정하기 워해 상기 수신수단에 접속된 제어수단; 상기 제1채널로부티, 상기 총 전송계수가 상기 소정의 채널 인터리브크기보다 크면 상기 제1채널을 위한 상기 소정의 채널 인터리브크기 이하인 복수의 슬라이스 내로상기 데이타를 슬라이스하기 위해 상기 제어수단에 접속되는 데이타슬라이스수단; 상기 제1채널에 상기 복수의 슬라이스를 전송하는 전송수단; 상기 전송자원을 통해서 각각의 상기 DMA채널에 이미 전송된 데이타넘버인 각각의 상기 DMA 채널을 위한 현행 전송계수를 유지하기 위해 상기 전송수단에 접속된 제1계수 수단; 상기 제1채널이 전송되어서 상기 전송수단이 상기 제2재널에 연결되는것으로부터 슬라이스후에 제2채널이 상기 전송자원상에 제어를 갖추고 있는지의 여부를 결정하기 위해 상기 제1 계수 수단에 접속된 질의 수단; 및 상기 제1채널을 위한 상기 총 전송계수가 상기 제1채널을 위한 상기 현행 전송계수와 동일한지의 여부를 결정하기 위하여, 그리고 만일 동일하다면 상기 전송자원을 상기 제2재널에 접속하여 모든 데이타가 이미 전송되었을 그 채널 인터리브 크기를 마무리하도록 상기 제2채널이 상기 제1채널을 대기할 필요가 없는, 상기 전송수단에 접속뒨 제2계수 수단:으로 구성된 것을 특징으로 하는 전송 데이타를 인터리브하는 장치.
  7. 제6항에 있어서, 소겅의 우선 계획에 따라 상기 DMA 채널들중의 어느 하나가 상기 전송자원의 제어를 획득하는 것을 결정하는 아비트레이트 수단; 및 동일한 DMA 채널이 상기 전송자원의 제어를 계속 갖추는 것을 허용하도록 상기 아비트레이트 수단을 억제하는 아비트레이트 억제수단;을 추가로 포함하는 것을 특징으로 하는 데이타를 인터리브하는 장치.
  8. 제7항에 있어서, 만약 상기 전송자원을 제어하는 제1DMA채널이 소정 주기 시간이 지난후 그 동작을 완결할수 없을 경우 상기 전송 자원의 제어를 제2DMA채널에 전송하는 스킵 수단을 추가로 포함하는 것을 특징으로하는 전송 데이타를 인터리브하는 장치.
  9. 제1DMA채널이 전송자원을 통해 데이타의 제1넘버를 전송하고, 각각이 소정의 채널 인터리브크기를 갖춘 다수의 DMA 채널에 데이타를 전송하는 장치에 있어서, 상기 재1넘버가 상기 소정의 제1채널 인터리브 크기보다작거나 같은가를 결정하며, 만약 그렇다면 상기 전송자원을 이용해서 상기 제1채널을 통해 데이타의 상기 제1넘버를 전송하기 위해 상기 제1DMA 채널의 소정의 제1채널 인터리브 크기를 상기 제1넘버와 비교하는 비교수단; 각각이 소정의 상기 제1채널 인터리브크기보다더 크지 않은 다수의 슬라이스로 데이타의 상기 제1넘버를 분할하는 데이타 분할 수단: 상기 전송자원을 이용해서 상기 제1DMA 채널의 데이타의 각 슬라이스를 전송하는 데이타전송수단; 제2DMA 채널이 상기 전송자원을 제어하는가를 결정하며, 만약 그렇다면 상기 전송자원을 이용해서 상기 제1DMA 채널에서 데이타의 슬라이스를 전송하기 위해 상기 제1DMA 채널에서 데이타의 각 슬라이스 후에 질의하는 질의 수단: 및 상기 제2DMA 채널로의 상기 전송자원의 제어를 해제함으로써 상기 제2DMA 채널이상기 전송자원을 통해 데이타를 전송해서 각 슬라이스 후에 질의하는 제어수단;으로 구성되는 것을 특징으로하는 데이타 전송장치.
  10. 제9항에 있어서, 상기 전송자원을 통해 상기 재1DMA 채널에서 전송되는 데이타의 제2넘버를 계수하는 계수수단; 상기 제1DMA채널이 상기 제2넘버를 제1넘버와 비교함으로써 데이타의 상기 제1넘버를 완결하는지를 결정하는 수단; 제어가 손쉽게 다음 요구 DMA 채널로 전송되도록 만약 상기 제2넘버가 제1넘버와 동일하다면 상기 제1DMA 채널에 채널 인터리브 크기에 도달할때까지 대기없이 상기 전송자원의 제어를 해제하는 수단;을 추가로 포함하는 것을 특징으로 하는 데이타 전송장치.
  11. 제10항에 있어서, 상기 DMA 채널중 어떤 것이 소정의 우선계획에 기초한 상기 전송자원의 제어를 획득하는가를 결정하는 아비트레이트 수단을 추가로 포함하는 것을 특징으로 하는 데이타 전송장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920026619A 1991-12-30 1992-12-30 다중-채널 직접메모리 억세스(dma)동작을 인터리브하기 위한 장치 및 그 방법 KR960006503B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/814,766 US5388237A (en) 1991-12-30 1991-12-30 Method of and apparatus for interleaving multiple-channel DMA operations
US814,766 1991-12-30

Publications (2)

Publication Number Publication Date
KR930014074A true KR930014074A (ko) 1993-07-22
KR960006503B1 KR960006503B1 (ko) 1996-05-16

Family

ID=25215954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026619A KR960006503B1 (ko) 1991-12-30 1992-12-30 다중-채널 직접메모리 억세스(dma)동작을 인터리브하기 위한 장치 및 그 방법

Country Status (5)

Country Link
US (1) US5388237A (ko)
EP (1) EP0550164B1 (ko)
JP (1) JP3271125B2 (ko)
KR (1) KR960006503B1 (ko)
DE (1) DE69225463T2 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5845329A (en) * 1993-01-29 1998-12-01 Sanyo Electric Co., Ltd. Parallel computer
US5808487A (en) * 1994-11-30 1998-09-15 Hitachi Micro Systems, Inc. Multi-directional small signal transceiver/repeater
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
US5630059A (en) * 1995-02-06 1997-05-13 International Business Machines Corporation Expedited message transfer in a multi-nodal data processing system
US5864712A (en) * 1995-03-17 1999-01-26 Lsi Logic Corporation Method and apparatus for controlling (N+I) I/O channels with (N) data managers in a homogenous software programmable environment
EP0732659B1 (en) * 1995-03-17 2001-08-08 LSI Logic Corporation Controlling (n+i) I/O channels with (n) data managers in a homogeneous software programming environment
US5631853A (en) * 1995-11-13 1997-05-20 Motorola Inc. Flexible configuration of timebases in a timer system
US5870631A (en) * 1995-12-15 1999-02-09 International Business Machines Corporation System for operating system software providing input buffer for receiving variable-length bit stream with a header containing synchronization data recognized by universal serial controller
US5870627A (en) * 1995-12-20 1999-02-09 Cirrus Logic, Inc. System for managing direct memory access transfer in a multi-channel system using circular descriptor queue, descriptor FIFO, and receive status queue
US5828901A (en) * 1995-12-21 1998-10-27 Cirrus Logic, Inc. Method and apparatus for placing multiple frames of data in a buffer in a direct memory access transfer
US6041345A (en) * 1996-03-08 2000-03-21 Microsoft Corporation Active stream format for holding multiple media streams
US5768621A (en) * 1996-03-15 1998-06-16 Adaptec, Inc. Chain manager for use in executing a chain of I/O command blocks
US5758187A (en) * 1996-03-15 1998-05-26 Adaptec, Inc. Method for enhancing performance of a RAID 1 read operation using a pair of I/O command blocks in a chain structure
US5797034A (en) * 1996-03-15 1998-08-18 Adaptec, Inc. Method for specifying execution of only one of a pair of I/O command blocks in a chain structure
US5812877A (en) * 1996-03-15 1998-09-22 Adaptec, Inc. I/O command block chain structure in a memory
US5778194A (en) * 1996-04-08 1998-07-07 Symbios, Inc. Method and apparatus for measuring performance of a computer bus
JPH1040211A (ja) * 1996-04-30 1998-02-13 Texas Instr Inc <Ti> パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにｄｍａチャンネル回路
US5852608A (en) * 1996-06-06 1998-12-22 Sun Microsystems, Inc. Structure and method for bi-directional data transfer between asynchronous clock domains
JP3206458B2 (ja) * 1996-10-18 2001-09-10 日本電気株式会社 Ｄｍａ転送方式
US6167486A (en) * 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
US6145027A (en) * 1997-07-09 2000-11-07 Texas Instruments Incorporated DMA controller with split channel transfer capability and FIFO buffering allowing transmit channel to get ahead of corresponding receive channel by preselected number of elements
US6032204A (en) * 1998-03-09 2000-02-29 Advanced Micro Devices, Inc. Microcontroller with a synchronous serial interface and a two-channel DMA unit configured together for providing DMA requests to the first and second DMA channel
US6199121B1 (en) * 1998-08-07 2001-03-06 Oak Technology, Inc. High speed dynamic chaining of DMA operations without suspending a DMA controller or incurring race conditions
US6275877B1 (en) * 1998-10-27 2001-08-14 James Duda Memory access controller
US8346971B2 (en) 1999-05-04 2013-01-01 At&T Intellectual Property I, Lp Data transfer, synchronising applications, and low latency networks
US6708254B2 (en) 1999-11-10 2004-03-16 Nec Electronics America, Inc. Parallel access virtual channel memory system
US6795875B2 (en) * 2000-07-31 2004-09-21 Microsoft Corporation Arbitrating and servicing polychronous data requests in direct memory access
US6816923B1 (en) * 2000-07-31 2004-11-09 Webtv Networks, Inc. Arbitrating and servicing polychronous data requests in direct memory access
US6785284B1 (en) * 2000-08-10 2004-08-31 Infineon Technologies North America Corp. Interleavement for transport of frames and cells
US7054986B2 (en) * 2001-03-30 2006-05-30 Nokia Corporation Programmable CPU/interface buffer structure using dual port RAM
US20020184381A1 (en) * 2001-05-30 2002-12-05 Celox Networks, Inc. Method and apparatus for dynamically controlling data flow on a bi-directional data bus
US20050038946A1 (en) * 2003-08-12 2005-02-17 Tadpole Computer, Inc. System and method using a high speed interface in a system having co-processors
JP4401788B2 (ja) * 2004-01-06 2010-01-20 株式会社日立製作所 ストレージ制御装置
US7669190B2 (en) 2004-05-18 2010-02-23 Qlogic, Corporation Method and system for efficiently recording processor events in host bus adapters
US7577772B2 (en) * 2004-09-08 2009-08-18 Qlogic, Corporation Method and system for optimizing DMA channel selection
US7185123B2 (en) * 2004-09-15 2007-02-27 Qualcomm Incorporated Method and apparatus for allocating bandwidth on a transmit channel of a bus
US20060064531A1 (en) * 2004-09-23 2006-03-23 Alston Jerald K Method and system for optimizing data transfer in networks
US7392437B2 (en) * 2005-01-20 2008-06-24 Qlogic, Corporation Method and system for testing host bus adapters
US7281077B2 (en) * 2005-04-06 2007-10-09 Qlogic, Corporation Elastic buffer module for PCI express devices
US7916728B1 (en) 2007-09-28 2011-03-29 F5 Networks, Inc. Lockless atomic table update
TWI343525B (en) * 2007-10-04 2011-06-11 Novatek Microelectronics Corp Method for data storage and access of memory and memory using the same
JP4516999B2 (ja) * 2008-03-28 2010-08-04 富士通株式会社 データ通信制御装置、データ通信制御方法およびそのためのプログラム
JP4706720B2 (ja) * 2008-05-15 2011-06-22 富士ゼロックス株式会社 Ｄｍａ制御システム、印刷装置、および転送指示プログラム
US8880696B1 (en) * 2009-01-16 2014-11-04 F5 Networks, Inc. Methods for sharing bandwidth across a packetized bus and systems thereof
US9152483B2 (en) 2009-01-16 2015-10-06 F5 Networks, Inc. Network devices with multiple fully isolated and independently resettable direct memory access channels and methods thereof
US8880632B1 (en) 2009-01-16 2014-11-04 F5 Networks, Inc. Method and apparatus for performing multiple DMA channel based network quality of service
US8103809B1 (en) 2009-01-16 2012-01-24 F5 Networks, Inc. Network devices with multiple direct memory access channels and methods thereof
US8112491B1 (en) 2009-01-16 2012-02-07 F5 Networks, Inc. Methods and systems for providing direct DMA
US9313047B2 (en) 2009-11-06 2016-04-12 F5 Networks, Inc. Handling high throughput and low latency network data packets in a traffic management device
US10135831B2 (en) 2011-01-28 2018-11-20 F5 Networks, Inc. System and method for combining an access control system with a traffic management system
US9767058B2 (en) 2011-11-17 2017-09-19 Futurewei Technologies, Inc. Method and apparatus for scalable low latency solid state drive interface
US9036822B1 (en) 2012-02-15 2015-05-19 F5 Networks, Inc. Methods for managing user information and devices thereof
US10033837B1 (en) 2012-09-29 2018-07-24 F5 Networks, Inc. System and method for utilizing a data reducing module for dictionary compression of encoded data
US9270602B1 (en) 2012-12-31 2016-02-23 F5 Networks, Inc. Transmit rate pacing of large network traffic bursts to reduce jitter, buffer overrun, wasted bandwidth, and retransmissions
US10375155B1 (en) 2013-02-19 2019-08-06 F5 Networks, Inc. System and method for achieving hardware acceleration for asymmetric flow connections
US9864606B2 (en) 2013-09-05 2018-01-09 F5 Networks, Inc. Methods for configurable hardware logic device reloading and devices thereof
WO2015095000A1 (en) 2013-12-16 2015-06-25 F5 Networks, Inc. Methods for facilitating improved user authentication using persistent data and devices thereof
US10015143B1 (en) 2014-06-05 2018-07-03 F5 Networks, Inc. Methods for securing one or more license entitlement grants and devices thereof
JP2016051231A (ja) * 2014-08-29 2016-04-11 キヤノン株式会社 電子機器
KR20170024714A (ko) 2015-08-26 2017-03-08 에스케이하이닉스 주식회사 반도체 시스템 및 그의 동작 방법
US10445267B2 (en) 2016-06-29 2019-10-15 Nxp Usa, Inc. Direct memory access (DMA) unit with address alignment
US10972453B1 (en) 2017-05-03 2021-04-06 F5 Networks, Inc. Methods for token refreshment based on single sign-on (SSO) for federated identity environments and devices thereof
US11855898B1 (en) 2018-03-14 2023-12-26 F5, Inc. Methods for traffic dependent direct memory access optimization and devices thereof
US11537716B1 (en) 2018-11-13 2022-12-27 F5, Inc. Methods for detecting changes to a firmware and devices thereof
CN113360432B (zh) 2020-03-03 2024-03-12 瑞昱半导体股份有限公司 数据传输系统
CN113360423A (zh) 2020-03-03 2021-09-07 瑞昱半导体股份有限公司 数据储存系统及操作数据储存系统的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403282A (en) * 1978-01-23 1983-09-06 Data General Corporation Data processing system using a high speed data channel for providing direct memory access for block data transfers
US4371932A (en) * 1979-07-30 1983-02-01 International Business Machines Corp. I/O Controller for transferring data between a host processor and multiple I/O units
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
US4571671A (en) * 1983-05-13 1986-02-18 International Business Machines Corporation Data processor having multiple-buffer adapter between a system channel and an input/output bus
US4688166A (en) * 1984-08-03 1987-08-18 Motorola Computer Systems, Inc. Direct memory access controller supporting multiple input/output controllers and memory units
US4922416A (en) * 1984-12-14 1990-05-01 Alcatel Usa, Corp. Interface device end message storing with register and interrupt service registers for directing segmented message transfer between intelligent switch and microcomputer
US4744078A (en) * 1985-05-13 1988-05-10 Gould Inc. Multiple path multiplexed host to network data communication system
GB2196762B (en) * 1986-10-27 1990-12-19 Burr Brown Ltd Interleaved access to global memory by high priority source
US4831523A (en) * 1986-10-31 1989-05-16 Bull Hn Information Systems Inc. Multiple DMA controller chip sequencer
US4831520A (en) * 1987-02-24 1989-05-16 Digital Equipment Corporation Bus interface circuit for digital data processor
CA1302584C (en) * 1987-07-30 1992-06-02 Alliant Computer Systems Corporation Parallel processing computer in which memory access priorities are varied
US5016167A (en) * 1987-12-21 1991-05-14 Amdahl Corporation Resource contention deadlock detection and prevention
US4878173A (en) * 1988-05-16 1989-10-31 Data General Corporation Controller burst multiplexor channel interface
US5155854A (en) * 1989-02-03 1992-10-13 Digital Equipment Corporation System for arbitrating communication requests using multi-pass control unit based on availability of system resources
US5261064A (en) * 1989-10-03 1993-11-09 Advanced Micro Devices, Inc. Burst access memory
US5157775A (en) * 1989-12-15 1992-10-20 Eastman Kodak Company Dual port, dual speed image memory access arrangement
US5175825A (en) * 1990-02-02 1992-12-29 Auspex Systems, Inc. High speed, flexible source/destination data burst direct memory access controller

Also Published As

Publication number Publication date
DE69225463T2 (de) 1998-12-24
EP0550164B1 (en) 1998-05-13
JPH06266650A (ja) 1994-09-22
US5388237A (en) 1995-02-07
DE69225463D1 (de) 1998-06-18
JP3271125B2 (ja) 2002-04-02
KR960006503B1 (ko) 1996-05-16
EP0550164A1 (en) 1993-07-07

Similar Documents

Publication Publication Date Title
KR930014074A (ko) 다중-채널 직접메모리 억세스(dma)동작을 인터리브하기 위한 장치 및 그 방법
KR940006369A (ko) 데이타 송신방법 및 장치
CN101783703B (zh) 转移增强型上行链路数据的方法和无线传送/接收单元
CN100444542C (zh) 无线数据的链路级支持
US6920534B2 (en) Virtual-port memory and virtual-porting
US4199662A (en) Hybrid control of time division multiplexing
KR950701787A (ko) 패킷 전송 시스템에서 경합의 가능성 및 부적절한 자원 할당의 가능성을 감소시키기 위한 방법 및 장치(method and apparatus for reducing the likelihood of contention and resource misallocation in a packet transmission system)
KR970049381A (ko) 데이타 처리 시스템 및 큐 우선 순위 동적 조정 방법
US5958031A (en) Data transmitting/receiving device of a multiprocessor system and method therefor
CN1299547A (zh) 串行接口的公平方案
JPH0640644B2 (ja) 変更可能な入／出力優先順位選択装置
JPS61100046A (ja) ル−プ伝送方法
EP1895429B1 (en) Transmission control device and transmission control method
JP2002342193A (ja) データ転送先サーバ選定方法及び装置及びデータ転送先サーバ選定プログラム及びデータ転送先サーバ選定プログラムを格納した記憶媒体
US4176341A (en) Information transfer apparatus
US6421712B1 (en) Method and apparatus for broadcasting invalidation messages in a computer system
US7552253B2 (en) Systems and methods for determining size of a device buffer
JPH11243578A (ja) 無線リソース管理方法
JPH0821894B2 (ja) 多周波無線通信方法
JP2666782B2 (ja) 多重バス制御システム
JP2723245B2 (ja) ファクシミリ蓄積交換装置
USRE33650E (en) Deterministic access protocol local area network
JPS62283752A (ja) ホストコンピユ−タ内バツフア割当て方式
JPS63288317A (ja) プリンタ
JPH02143637A (ja) 出回線選択方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040507

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee