KR930011233A - 불휘발성 메모리장치의 제조방법 - Google Patents
불휘발성 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR930011233A KR930011233A KR1019910020706A KR910020706A KR930011233A KR 930011233 A KR930011233 A KR 930011233A KR 1019910020706 A KR1019910020706 A KR 1019910020706A KR 910020706 A KR910020706 A KR 910020706A KR 930011233 A KR930011233 A KR 930011233A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- conductive layer
- region
- film
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 claims 16
- 239000011229 interlayer Substances 0.000 claims 5
- 238000009792 diffusion process Methods 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 238000000206 photolithography Methods 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1a 도 내지 제 1d 도는 종래방법에 의한 NAND형 EEPROM셀어레이의 제조 공정을 도시한 단면도.
제 2 도는 종래 NAND형 EEPROM의 단위스트링을 도시한 평면도.
제 3 도는 본 발명에 의한 NAND형 EEPROM의 단위 스트링을 도시한 평면도 및 그 등가회로도.
제 4a 도 내지 제 4h 도는 본 발명에 의한 NAND형 EEPROM셀어레이의 제조방법을 도시한 공정순서도.
Claims (13)
- 워드라인과 비트라인이 직교하고 스트링선택라인과 접지선택 라인사이에 메모리셀들이 직렬 연결되어 1개의 메모리스트링을 이루는 NAND형 EEPROM셀어레이의 제조방법에 있어서, 소자분리를 위한 필드산화막, 게이트산화막 및 터널산화막이 소정영역에 각각 형성되어 있는 제 1 도전형의 반도체기판상에 제 1 도전층을 형성하는 공정과 상기 제 1 도전층상에 층간절연막, 제 2 도전층 및 제 1 절연막을 순차 적층하는 공정, 상기 셀어레이의 연속된 워드라인중에서 짝수(또는 홀수)번째 워드라인에 해당하는 부분의 상기 제 1 절연막을 사진식각공정에 의해 식각한 후 결과물 전면에 제 2 절연막을 형성하는 공정, 상기 결과물 전면에 토레지스트를 도포하고 에치백공정을 행하여 상기 제 2절연막을 부분적으로 노출시키는 공정, 상기 제 2 절연막을 제거하고 이에 따라 노출되는 상기 제 2 도전층, 층간절연막 및 제 1 도전층을 차례로 제거하는 공정, 상기 스트링선택라인 및 이와 인접한 워드라인에서 접지선택 라인에 이르는 부분을 포토레지스트로 한정한 다음 그 이외의 부분의 제 1절연막, 제 2 도전층, 층간절연막 및 제 1 도전층을 차례로 식각하는 공정, 상기 워드라인들 사이에 제 2 도전형의 확산영역을 형성하는 공정, 및 상기 결과물 전면에 평탄화층을 형성하고 사진식각공정에 의해 콘택영역을 형성한 다음 소정영역에 금속층을 형성하는 공정을 구비한 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 도전층은 LPCVD방법으로 형성된 다결정실리콘인 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 층간절연막의 ONO막인 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 제 2 도전층은 폴리사이드로 형성하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 절연막은 SiN막인 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 5 항에 있어서, 상기 SiN막은 필드영역위의 제 1, 제 2 도전층의 두께보다 두껍게 형성하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 제 2 절연막은 SiO2막인 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 제 2 절연막을 제거하는 공정은 습식식각에 의해 행하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 2 절연막을 제거한후 행해지는 상기 제 2 도전층, 층간절연막 및 제 1 도전층의 제거공정은 건식식각에 의해 이루어지는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법.
- 제 1 항에 있어서, 상기 제 2 도전형의 확산영역은 n형 불순물을 고농도로 이온주입하여 N+영역으로 형성하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법.
- 제 1 항에 있어서, 상기 제 2 도전형의 확산영역은 n형 불순물을 낮은 농도로 이온주입하여 N-영역으로 형성하거나 N+영역과 N+영역으로 동시에 형성하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 절연막과 제 2 절연막은 식각속도가 다른 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
- 제 1 항에 있어서, 상기 워드라인간 간격은 상기 제 2 절연막의 두께에 의해 조절되는 것을 특징으로하는 불휘발성 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020706A KR940009645B1 (ko) | 1991-11-20 | 1991-11-20 | 불휘발성 메모리장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020706A KR940009645B1 (ko) | 1991-11-20 | 1991-11-20 | 불휘발성 메모리장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011233A true KR930011233A (ko) | 1993-06-24 |
| KR940009645B1 KR940009645B1 (ko) | 1994-10-15 |
Family
ID=19323143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910020706A KR940009645B1 (ko) | 1991-11-20 | 1991-11-20 | 불휘발성 메모리장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009645B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424171B1 (ko) * | 2001-06-29 | 2004-03-24 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
-
1991
- 1991-11-20 KR KR1019910020706A patent/KR940009645B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424171B1 (ko) * | 2001-06-29 | 2004-03-24 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009645B1 (ko) | 1994-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323140B1 (ko) | 낸드형 플래쉬 메모리소자 및 그 제조방법 | |
| KR100919433B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US9082656B2 (en) | NAND flash with non-trapping switch transistors | |
| US6380032B1 (en) | Flash memory device and method of making same | |
| KR920007166A (ko) | 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조 | |
| US20060113547A1 (en) | Methods of fabricating memory devices including fuses and load resistors in a peripheral circuit region | |
| KR940003036A (ko) | 반도체 장치의 제조 방법 및 그 구조 | |
| KR900003875B1 (ko) | 소거가능 프로그래머블 판독전용 메모리장치 및 그의 제조방법 | |
| KR0155859B1 (ko) | 플래쉬 메모리장치 및 그 제조방법 | |
| KR100742284B1 (ko) | 비휘발성 메모리 소자 및 그 형성방법 | |
| US5303186A (en) | Semiconductor memory and process for manufacturing the same | |
| KR100483588B1 (ko) | 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 | |
| US3889287A (en) | Mnos memory matrix | |
| KR930011233A (ko) | 불휘발성 메모리장치의 제조방법 | |
| JPH07183411A (ja) | 積層ゲート型不揮発性半導体記憶装置 | |
| JP3949749B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
| KR920007079A (ko) | 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리장치의 제조방법 및 그 구조 | |
| KR100285755B1 (ko) | 불휘발성반도체메모리장치 | |
| JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| KR100195210B1 (ko) | 불휘발성 메모리장치의 제조방법 | |
| KR19990012155A (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
| KR19980019727A (ko) | 불휘발성 반도체 메모리 장치 | |
| KR100317494B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR19990059117A (ko) | 반도체 소자의 플래쉬 메모리 셀 제조 방법 | |
| JPH0750749B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |