KR930010943A - 디지탈 신호의 에러 저감 회로 - Google Patents
디지탈 신호의 에러 저감 회로 Download PDFInfo
- Publication number
- KR930010943A KR930010943A KR1019910021000A KR910021000A KR930010943A KR 930010943 A KR930010943 A KR 930010943A KR 1019910021000 A KR1019910021000 A KR 1019910021000A KR 910021000 A KR910021000 A KR 910021000A KR 930010943 A KR930010943 A KR 930010943A
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- output terminal
- error
- signal
- error reduction
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10361—Improvement or modification of read or write signals signal quality assessment digital demodulation process
- G11B20/1037—Improvement or modification of read or write signals signal quality assessment digital demodulation process based on hard decisions, e.g. by evaluating bit error rates before or after ECC decoding
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 디지탈 신호를 전송 매체나 기록매체를 통해 전송한후, 원래의 디지탈 신호를 에러 없이 복원하는 기술에 관한 것으로, 복호전 신호검출부(50)에 의해 검출된 신호에 대해서 소정 비트를 기준 단위로 런렝스를 계산하여 런렝스가 위배된 에러 데이타를 수정함으로써 에러의 발생률을 줄이고, ECC 엔코더 및 디코더의 부담을 줄여 보다 양질의 디지탈 신호를 복원할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 디지탈 신호 처리 시스템의 블록도.
제2도는 본 발명 디지탈 신호의 에러 저감 블록도.
제3도는 본 발명의 일실시 예시도.
제4도는 본 발명의 다른 실시 예시도.
Claims (3)
- 입력 디지탈 데이타(DIN)가 ECC 엔코더(10), 부호기(20), 신호 기록부(30)를 통해 기록 매체(40)에 기록되고, 그 기록 신호를 다시 복호하는 디지탈 신호 처리 시스템에 있어서, 복호전 신호 검출부(50)에 의해 검출된 신호에 대해서 소정 비트를 기준 단위로 런렝스를 계산하여 런렝스가 위배된 에러 데이타를 수정하는 에러 저감부(50')를 포함시켜 구성된 것을 특징으로 하는 디지탈 신호의 에러 저감 회로.
- 제1항에 있어서, 상기 에러 저감부(50′)는 D형 플립플롭(FF1-FF4)을 직렬 접속하고, 상기 플립플릅(FF1-FF4)의 출력단자(Q1-Q4)를 익스클루시브 노아게 이트(EX-NOR1)의 입력단자에 접속하며, 상기 플립플롭(FF4)의 출력단자 및 익스클루시브 노아게이트(EX-NOR1)의 출력단자를 익스클루시브 오아게이트(EX-OR1)의 양 입력단자에 접속하여 구성한 것을 특징으로 하는 디지탈 신호의 에러 저감 회로.
- 제1항에 있어서, 상기 에러 저감부(50′)는 D형 플립플롭(FF11-FF14)을 직렬 접속하고, 상기 플립플롭(FF11-FF14) 의 출력단자(Q1-Q4)를 노아게이트(NOR11)에 접속하며, 상기 플립플롭(FF14)의 출력단자 및 노아게이트(NOR11)의 출력단자를 오아게이트(OR11)의 양 입력단자에 각기 접속하여 구성한 것을 특징으로 하는 디지탈 신호의 에러 저감 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910021000A KR940010416B1 (ko) | 1991-11-23 | 1991-11-23 | 디지탈 신호의 에러 저감 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910021000A KR940010416B1 (ko) | 1991-11-23 | 1991-11-23 | 디지탈 신호의 에러 저감 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930010943A true KR930010943A (ko) | 1993-06-23 |
KR940010416B1 KR940010416B1 (ko) | 1994-10-22 |
Family
ID=19323349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910021000A KR940010416B1 (ko) | 1991-11-23 | 1991-11-23 | 디지탈 신호의 에러 저감 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940010416B1 (ko) |
-
1991
- 1991-11-23 KR KR1019910021000A patent/KR940010416B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940010416B1 (ko) | 1994-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930001740A (ko) | 고능률 부호화 신호 처리 장치 | |
DE68917742D1 (de) | Dekodiervorrichtung. | |
KR890702160A (ko) | 디지탈식 엔코드된 언어 신호내의 에라교정 방법 및 시스템 | |
KR930015438A (ko) | 데이타 심벌을 전송하는 전송 시스템 | |
JPS63164079A (ja) | 情報記憶装置 | |
ES418941A1 (es) | Un metodo para registrar un bloque de datos digitales, des-codificar dichos datos registrados y detectar errores de formato en dichos datos registrados. | |
KR930010943A (ko) | 디지탈 신호의 에러 저감 회로 | |
EP0135255A2 (en) | Inter-frame encoding/decoding equipment provided with a system for detecting a transmission error | |
DK0612456T3 (da) | Transmissionssystem for kodede talesignaler og/eller talebånddata | |
JPH03250935A (ja) | 可変長データ伝送方式及びその送受信装置 | |
JPS568946A (en) | Coding-decoding system for concatenate code | |
KR960003182A (ko) | Hdlc nrzi 통신 시스템에서의 선로이중화장치 | |
JPS5741069A (en) | Inter-frame encoding system | |
ES2090751T3 (es) | Aparato para la recepcion de datos. | |
JPS6236931A (ja) | 復号装置 | |
SU1252781A1 (ru) | Устройство дл передачи и приема цифровой информации | |
JPS6236930A (ja) | 復号装置 | |
JP2576526B2 (ja) | 入出力信号監視回路 | |
JPS5680973A (en) | Signal decoding system | |
JPH03192932A (ja) | フレーム構成方法と複号化装置 | |
JPS6161558A (ja) | G3フアクシミリ蓄積交換における伝送誤り検出方式 | |
JP2576539B2 (ja) | 入出力信号監視回路 | |
JPH056808B2 (ko) | ||
JPS63169838A (ja) | 高能率符復号モ−ドの切り替え方式 | |
JPH01291541A (ja) | 重畳符号の誤り率モニタ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20031008 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |