KR930010732A - 프로세서 상태의 선택적 재초기화용 전기핀을 구비한 다중모드 마이크로프로세서 - Google Patents

프로세서 상태의 선택적 재초기화용 전기핀을 구비한 다중모드 마이크로프로세서 Download PDF

Info

Publication number
KR930010732A
KR930010732A KR1019920018331A KR920018331A KR930010732A KR 930010732 A KR930010732 A KR 930010732A KR 1019920018331 A KR1019920018331 A KR 1019920018331A KR 920018331 A KR920018331 A KR 920018331A KR 930010732 A KR930010732 A KR 930010732A
Authority
KR
South Korea
Prior art keywords
microprocessor
register
cache
mode
contents
Prior art date
Application number
KR1019920018331A
Other languages
English (en)
Other versions
KR100261527B1 (ko
Inventor
티. 그로쳐우스키 에드워드
디. 맥윌리암스 피터
Original Assignee
카알 실버맨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25163066&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR930010732(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 카알 실버맨, 인텔 코오퍼레이션 filed Critical 카알 실버맨
Publication of KR930010732A publication Critical patent/KR930010732A/ko
Application granted granted Critical
Publication of KR100261527B1 publication Critical patent/KR100261527B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Abstract

캐시와 부동소수점 레지스터를 포함하는 마이크로프로세서 내부의 선택된 메모리 요소의 내용을 선택적으로 유지하면서 모드간을 빠르고 효율적으로 절환하는 고성능 다중모드 마이크로프로세서가 개시된다.
여기에 기술된 마이크로프로세서는 마이크로프로세서 칩 패키지 외부에 제공되고, 다수의 레지스터에 접속된 제어유니트에 접속되는 전기핀을 포함한다.
마이크로프로세서의 레지스터 및 캐시의 모두가 아닌 일부를 초기상태로 재초기화하는, 마이크로프로세서에 액세스 가능한 마이크로코드가 제공되어, 마이크로프로세서는 초기작동 모드에 위치된다. 작동시, 핀은 I/0포트같은 다수의 기존 소스로 부터 제공된 전기신호에 의해 작동된다.
핀의 작동으로 마이크로코드 수단을 액세스하는 제어유니트가 번갈아 작동된다.
마이크로코드 수단을 사용한 제어유니트는 케시와 부동소수점 레지스터의 내용을 특별히 유지하면서 마이크로프로세서의 많은 레지스터를 선택적으로 재초기화시킨다. 본 발명은 Inte1 80486 마이크로프로세서의 보호모드같은 높은 수준 모드의 눙력을 가지면서 Inte1 8086 마이크로프로세서의 리얼-어드레스 모드로 초기화되는 마이크로프로세서에서 유용하다.

Description

프로세서 상태의 선택적 재초기화용 전기핀을 구비한 다중모드 마이크로프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 외부에 장착된 일정수의 전기핀을 갖춘 마이크로프로세서 칩 패키지의 도시도.
제2도는 INIT 핀을 포함하고 INIT 핀과 RESET 핀의 접속간의 차이를 도시한 본 발명에 따른 마이크로프로세서의 블럭도.
제3도는 본 발명의 방법을 도시한 흐름도.
제4도는 INIT 재초기화에 뒤따르는 선택된 캐시 및 레지스터의 내용 및 스트업 또는 RESET 초기화에 뒤따르는 그 레지스터 및 캐시의 내용을 도시한 테이블이다.

Claims (21)

  1. 마이크로프로세서가 스타트업시 초기화되는 모드인 초기모드와 제2모드를 포함한 적어도 두개의 작동모드를 갖춘 마이크로프로세서에 있어서, 상기 마이크로프로세서는: 다수의 레지스터;내부캐시;레지스터와 내부캐시에 접속된 제어유니트;캐시의 내용을 유지하면서 제2모드로 부터 초기모드는 변환하기 위한 마이크로코드수단;그리고 마이크로프로세서에 접속된 외부 전기핀을 포함하며 제2- 초기모드 변환을 트리거링하는 수단으로 구성되는 것을 특징으로 하는 마이크로프로세서.
  2. 제1항에 있어서, 마이크로프로세서는 부동소수점 레지스터를 포함한 내부 부동 소수점 유니트로 추가로 구성되고, 마이크로코드 수단은 상기 부동소수점 레지스터의 내용을 유지하는 수단으로 추가로 구성되는 것을 특징으로 하는 마이크로프로세서.
  3. 제1항에 있어서, 상기 프로그램 수단은 마이크로프로세서내에 레지스터를 선택적 재초기화 하는 수단을 포함하는 것을 특징으로 하는 마이크로프로세서.
  4. 제3항에 있어서, 상기 재초기화 수단은 제어 레지스터, 플래그 레지스터, 명령 포인터 레지스터, 세그먼트레지스터, 인터럽트 디스크립션 테이블 레지스터 및 디버그제어 레지스터를 포함한 레지스터를 선택적으로 재초기화하는 것을 특징으로 하는 마이크로프로세서.
  5. 제1항에 있어서, 캐시는 라이트- 백 캐시로 구성되는 것을 특징으로 하는 마이크로프로세서.
  6. 제5항에 있어서, 캐시는 데이타를 기억하기 위해 마이크로프로세서내에 접속되는 것을 특징으로 하는 마이크로프로세서.
  7. 제5항에 있어서, 제2내부 캐시로 추가로 구성되고, 상기 마이크로코드 수단은 제2캐시의 내용을 유지하는 수단을 포함하는 것을 특징으로 하는 마이크로프로세서.
  8. 마이크로프로세서가 스타트업시 초기화되는 리얼모드와 리얼모드 보다 더큰 능력을 가진 보호모드를 갖춘 마이크로프로세서에 있어서, 상기 마이크로프로세서는 내부캐시:적어도 하나의 부동소수점 레지스터를 포함한 내부 부동소수점 유니트;캐시와 부동소수점 레지스터의 내용을 변화시킴 없이 보호모드로 부터 리얼모드로 변환하는 수단;그리고 캐시와 부동소수점 레지스터의 내용을 변화시킴 없이 리얼모드로 부터 보호모드로 변환하는 수단으로 구성되는 것을 특징으로 하는 마이크로프로세서.
  9. 제8항에 있어서, 상기 보호- 리얼모드 변환수단은 마이크로프로세서내의 레지스터를 선택적으로 재초기화하는 수단을 포함하는 것을 특징으로 하는 마이크로프로세서.
  10. 제9항에 있어서, 상기 재초기화 수단은 제어 레지스터, 플래그 레지스터, 명령 포인터 레지스터, 세그먼트 레지스터, 인터럽트 디스크립터 테이블 레지스터, 및 디버그 제어 레지스터를 포함한 레지스터를 선택적으로 재초기화하는 것을 특징으로 하는 마이크로프로세서.
  11. 제8항에 있어서, 캐시는 라이트- 백 캐시를 포함하는 것을 특징으로 하는 마이크로프로세서.
  12. 제11항에 있어서, 캐시는 데이타를 기억하기 위해 마이크로프로세서내에 접속되는 것을 특징으로 하는 마이크로프로세서.
  13. 제11항에 있어서, 제2내부 캐시로 추가로 구성되며, 더욱 사이 보호-리얼 모드변환 수단은 제2캐시의 내용을 유지하는 것을 특징으로 하는 마이크로프로세서.
  14. 마이크로프로세서가 스타트업시 초기화되는 모드인 초기모드와 제2모드를 포함한 적어도 두개의 작동모드를 갖추며, 선택된 레지스터의 내용을 재초기화 하는 마이크로프로세서에 있어서, 상기 마이크로프로세서는 초기모드와 일치하는 초기상태를 갖춘 다수의 레지스터;내부캐시;캐시의 내용을 유지하면서 선택된 레지스터를 그 초기상태로 선택적으로 재초기화하는 레지스터와 내부캐시에 접속된 제어유니트;그리고 제어유니트에 접속된 외부 전기핀을 포함한 선택된 레지스터를 재초기화 하는 작동수단으로 구성되는 것을 특징으로 하는 마이크로프로세서.
  15. 제14항에 있어서, 마이크로프로세서는 부동소수점 레지스터를 갖춘 부동소수점 유니트로 추가로 구성되여, 상기 제어유니트는 부동소수점 레지스터의 내용을 유지하는 것을 특징으로 하는 마이크로프로세서.
  16. 제14항에 있어서, 그들의 내부상태로 재초기화된 선택된 레지스터는 제어 레지스터, 플래그 레지스터, 명령 포인터 레지스터, 및 인터럽터 디스크립터 테이블 레지스터를 포함하는 것을 특징으로 하는 마이크로프로세서.
  17. 제16항에 있어서, 재초기화된 선택된 레지스터는 세그먼트 레지스터와 디버그 제어 레지스터를 추가로 포함하는 것을 특징으로 하는 마이크로프로세서.
  18. 마이크로프로세서가 스타트업시 초기화되는 초기모드와 제2모드를 포함하는 적어도 두개의 작동모드를 제공하고 초기상태를 갖춘 레지스터와 내부캐시를 갖춘 컴퓨터 마이크로프로세서에 있어서, (a)마이크로프로세서에 진기신호를 인가하는 단계; (b)선택된 레지스터의 내용을 그 초기화 상태로 재초기화하여, 상기 재초기화 레지스터가 마이크로프로세서를 초기 작동모드에 위치되도록 선택되는 레지스터 내용을 재초기화하는 단계;그리고 (c)상기 마이크로프로세서 내부캐시의 내용을 유지하는 단계로 구성되는 것을 특징으로 하는 제2모드로 부터 초기모드로 작동을 변환하는 방법.
  19. 제18항에 있어서, 마이크로프로세서는 외부 전기핀을 갖추며, (a)단계에서 전기 신호가 상기 외부핀에 인가되는 것을 특징으로 하는 마이크로프로세서.
  20. 제18항에 있어서, (b)단계에서 재초기화된 상기 선택된 레지스터는 제어 레지스터, 플래그 레지스터, 명령 포인터 레지스터, 세그먼트 레지스터, 인터럽트 디스크립터 테이블 레지스터 및 디버그 제어 레지스터를 포함하는 것을 특징으로 하는 방법.
  21. 제18항에 있어서, 마이크로프로세서는 부동소수점 레지스터를 갖춘 부동소수점 유니트로 구성되며, 방법은 (d)부동소수점 레지스터의 내용을 유지하는 단계로 추가로 구성되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018331A 1991-11-19 1992-10-07 프로세서 상태의 선택적 제초기화용 전기핀을 구비한 다중모드 마이크로프로세서 KR100261527B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79458491A 1991-11-19 1991-11-19
US794,584 1991-11-19

Publications (2)

Publication Number Publication Date
KR930010732A true KR930010732A (ko) 1993-06-23
KR100261527B1 KR100261527B1 (ko) 2000-07-15

Family

ID=25163066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018331A KR100261527B1 (ko) 1991-11-19 1992-10-07 프로세서 상태의 선택적 제초기화용 전기핀을 구비한 다중모드 마이크로프로세서

Country Status (7)

Country Link
US (1) US5555423A (ko)
JP (1) JPH05257808A (ko)
KR (1) KR100261527B1 (ko)
CN (1) CN1040156C (ko)
DE (1) DE4238099C2 (ko)
GB (1) GB2261753B (ko)
HK (1) HK1006754A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2102883A1 (en) * 1993-02-26 1994-08-27 James W. Arendt System and method for lazy loading of shared libraries
US6282645B1 (en) 1994-02-28 2001-08-28 Kabushiki Kaisha Toshiba Computer system for reading/writing system configuration using I/O instruction
US5860125A (en) * 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
US5898232A (en) * 1995-11-08 1999-04-27 Advanced Micro Devices, Inc. Input/output section of an integrated circuit having separate power down capability
WO1997022922A1 (en) * 1995-12-15 1997-06-26 Intel Corporation Instruction encoding techniques for microcontroller architecture
US5784625A (en) * 1996-03-19 1998-07-21 Vlsi Technology, Inc. Method and apparatus for effecting a soft reset in a processor device without requiring a dedicated external pin
KR100465636B1 (ko) * 1997-09-30 2005-04-06 주식회사 하이닉스반도체 디램의 리프레쉬 제어회로
AU2745001A (en) * 1999-12-31 2001-07-16 Intel Corporation External microcode
US6857065B2 (en) * 2001-07-05 2005-02-15 International Business Machines Corporation System and method for system initializating a data processing system by selecting parameters from one of a user-defined input, a serial non-volatile memory and a parallel non-volatile memory
US20050076277A1 (en) * 2003-10-02 2005-04-07 Erwin Thalmann Test apparatus with static storage device and test method
US7389455B2 (en) * 2005-05-16 2008-06-17 Texas Instruments Incorporated Register file initialization to prevent unknown outputs during test
GB2550903B (en) * 2016-05-27 2019-06-12 Arm Ip Ltd Context data control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57174755A (en) * 1981-04-21 1982-10-27 Toshiba Corp 1-chip microprocessor
US4435068A (en) * 1981-05-29 1984-03-06 Savin Corporation Apparatus for electrophotography
US4458310A (en) * 1981-10-02 1984-07-03 At&T Bell Laboratories Cache memory using a lowest priority replacement circuit
US4677548A (en) * 1984-09-26 1987-06-30 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility and forward expandable functionality
US4779187A (en) * 1985-04-10 1988-10-18 Microsoft Corporation Method and operating system for executing programs in a multi-mode microprocessor
US4829472A (en) * 1986-10-20 1989-05-09 Microlytics, Inc. Spelling check module
US4958302A (en) * 1987-08-18 1990-09-18 Hewlett-Packard Company Graphics frame buffer with pixel serializing group rotator
GB8801472D0 (en) * 1988-01-22 1988-02-24 Int Computers Ltd Dynamic random-access memory
JP2533612B2 (ja) * 1988-05-16 1996-09-11 富士通株式会社 メモリのデ―タ保護方式
US5088026A (en) * 1990-02-09 1992-02-11 International Business Machines Corporation Method for managing a data cache using virtual external storage addresses as arguments

Also Published As

Publication number Publication date
DE4238099C2 (de) 1998-06-10
CN1072521A (zh) 1993-05-26
DE4238099A1 (ko) 1993-05-27
HK1006754A1 (en) 1999-03-12
JPH05257808A (ja) 1993-10-08
GB9217947D0 (en) 1992-10-07
KR100261527B1 (ko) 2000-07-15
GB2261753A (en) 1993-05-26
US5555423A (en) 1996-09-10
GB2261753B (en) 1995-07-12
CN1040156C (zh) 1998-10-07

Similar Documents

Publication Publication Date Title
US5774686A (en) Method and apparatus for providing two system architectures in a processor
KR100403405B1 (ko) 분산형버스액세스및제어조정에따라다수개의내부신호버스를공유하는다수개의회로기능요소를갖는집적회로
KR100271947B1 (ko) 프로세서의 명령어 집합간의 변환 방법 및 장치
US6408386B1 (en) Method and apparatus for providing event handling functionality in a computer system
KR930010732A (ko) 프로세서 상태의 선택적 재초기화용 전기핀을 구비한 다중모드 마이크로프로세서
KR890008699A (ko) 플렉시블(flexible)ASIC 마이크로컴퓨터
US4736290A (en) Microprocessors
EP0548315A1 (en) Translation buffer for virtual machines with address space match
KR960032172A (ko) 컴퓨터 시스템
EP0849673A3 (en) Single stepping a processor pipeline and subsystem pipelines during debugging of a data processing system
KR870005301A (ko) 가상계산기능 시스템용 주기억장치 억세스 제어시스템
JP2006302313A (ja) マイクロコード・キャッシュ・システム及び方法
US5961632A (en) Microprocessor with circuits, systems, and methods for selecting alternative pipeline instruction paths based on instruction leading codes
KR900006853A (ko) 마이크로 프로세서
KR870007461A (ko) 데이타 처리 시스템 동작방법
KR970059922A (ko) 전용 레지스터의 내용 상에서 동작하는 명령을 제공함으로써 에뮬레이션 성능을 향상시키기 위한 방법 및 시스템
US5333287A (en) System for executing microinstruction routines by using hardware to calculate initialization parameters required therefore based upon processor status and control parameters
KR970067364A (ko) 멀티모드 캐시 메모리
KR900013413A (ko) 디지탈 신호 처리 장치
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR920001291A (ko) 컴퓨터 시스템의 보드 테스트용 툴(tool)
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR950702725A (ko) 디지탈 신호 프로세서 장치(Digital Signal Processor Architecture)
KR880013072A (ko) Cpu간의 인터페이스회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
G170 Re-publication after modification of scope of protection [patent]
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 13

EXPY Expiration of term