CN1072521A - 具有选择处理器状态再初始化的电插脚的多态微处理器 - Google Patents

Abstract

一种微处理器，能快速有效地在各工作方式之间 转换，同时有选择地保留其内所选择的存储元件的内 容，该微处理器包括一个超高速缓存器和一些浮点寄 存器。所述微处理器包括一设在其芯片插件外部的 电插脚，电插脚与控制单元连接，控制单元与多个寄 存器连接。微处理器具有可为其所理解的微代码，微 代码将微处理器的部分寄存器和超高速缓存器再初 始化到初始状态，从而将微处理器置入其初始工作状 态。

Description

本发明涉及微处理器。更具体地说，本发明涉及一种具有一个以上工作方式且能在各工作方式之间转换以适应为其中一个工作状态而设计的软件的微处理器。

过去十年来，微处理器技术迅速发展。十年前被认为是先进的微处理器已先后为一些新一代的微处理器所取代。新一代的微处理器比老一代的微处理器效能大得多，功能和容量大大地扩大了，操作速度高得多。然而目前老的为上几代微处理器编写的不太复杂的软件仍然通用并在市面上出售。大部分计算机用户每当计算机制造厂家发展新产品时总是不愿意抛弃旧的软件，事实上，对某些特殊用途来说，可能采用老的操作方法还是有利的。因此微处理器设计人员一般将他们新的微处理器设计得使其与老的软件兼容。

为确保旧的软件可以在较新的微处理器上使用，有些制造厂家设计了具有几种适用的工作方式的微处理器，起码其中的一个工作方式具有早先微处理器的性能。例如，INTEL公司在数年以前制造了原型的8086微处理器。从那时候起，该微处理器已逐步发展成80286、80386和80486型。这些后代的微处理器具有几种适用的工作方式。为了与8086编写的程序兼容，后几代微处理器不但能在“实际地址”工作方式（一般叫实方式）下工作，这种工作方式具有8086微处理器的操作特性和数据结构，还能在其它工作方式下工作（例如“受保护的”工作方式）。在这种后代的工作方式下，新微处理器的工作能力能更充分地加以利用，操作能力提高了，数据结构各式各样。

对某些类型的软件来说，在程序执行过程中各工作方式之间的转换是有用的。在受保护方式与实方式之间进行转换的程序的一个例子是存储器管理器。存储器管理器开始时可能以实方式工作，在其工作过程的某些时候转换到受保护的工作方式，以存取地址在1兆字节以上的数据，复制各数据块，然后返回到实方式继续进行处理。

起动时，8086及其派生产品的寄存器借助于微指令初始化到实方式格局。初始化之后，软件就履行其职能，将数据结构编排成适于实方式的数据结构，然而，若应用软件不是采用实方式，而是采用受保护方式，则该软件就树起标记，使受保护方式起作用。于是这个程序就制定适于该受保护方式的数据结构，并将微处理器转换到受保护工作方式。80286微处理器的设计人员并没有预计任何人会想从受保护方式转换到实方式，因而没有对这种转换采取措施。换句疾说，80286微处理器没有支持从受保护方式到实方式的转换过程。

然而，有些采用80286微处理器的制造厂家（例如IBM）想使其能够从受保护方式转换到实方式，于是研究出了一种进行这种转换的方法，即增设了另一个强行使复位插脚起作用以便使微处理器复位和再初始化就象微处理器是刚起动似的装置。但，简单地插入复位插脚起产生了一些问题。在增设有诸如超高速内缓存器和内浮点系统之类的元件的新式微处理器（例如80846）中，强行使复位插脚起作用也会使超高速缓存器再初始化，从而破坏超高速缓存器的内容。此外，虽然不经过自测试而进行的复位使浮点寄存器的内容得以保护，但浮点系统（这在8086、80286和80386微处理器中实际上是分开的）中各寄存器的内容也因经自测试复位而初始化（因而遭破坏）。

超高速内缓存器头一次是在80486微处理器中使用的，现在微处理器的所有操作方式，例如，实方式、虚拟8086方式和受保护方式中都采用它。超高速缓存器包括（相对于微处理器来说是内的）存储器，通过存储某些新近从主存储器检出的数据和指令来加快对数据和指令的处理过程。超高速缓存器的作用是尽可能缩短经常使用的数据和指令的检出时间和写入时间。超高速缓存器分两种：统写式和回写式。回写式超高速缓存器通常在微处理器中的效能更大。这两种型式的超高速缓存器从其中读取数据时的作用相同，但往其中写入数据时，统写式超高速缓存对超高速缓存器和主存储器都起更新作用，而在回写式超高速缓存器时，超高速缓存器的内容都经过更新，无需将它们写入主存储器中。在回写式超高速缓存过程中，只有当进行特殊操作时，例如在超高速缓存器已满之后分配新的超高速缓存器线时，才往主存储器中写入经更新的结果。因此，如果想要对回写式超高速缓存器的内容再进行初始化，经更新的数据如果不回写入存储器中或存储起来就会丢失。回写式超高速缓存器虽然更难以进行但却是很有用的，因为它节省微处理器每次在更新超高速缓存器时不必要浪费掉的往主存储器中写入的时间。此外回写式超高速缓存还可以尽量减少总线的业务，使总线可以脱身作其它联系工作。

为转入实址工作方式而强行使复位插脚起作用时，特别是在整个统写式超高速缓存过程中为了加快工作速度而在微处理器中进行统写式超高速缓存时，问题就来了。全复位时，是要重新初始化超高速缓存器的，而其全部内容，包括过去所作的任何修改都丢失了。若超高速缓存器是回写式的，则这些修改是不写入主存储器中的，因而主存储器的内容就含有不正确的数据，这是不能容许的。若为了用新的数据更新存储器而将超高速缓存器的内容写入存储器中，则性能会大大下降。大量的时间会花在写入整个超高速缓存器的内容上。此外，在重新初始化过程中丢失超高速缓存器内容可能会降低工作速度，因为重新初始化的超高速缓存器中已存有经常使用的数据和指令。虽然超高速缓存器的信息不一定都用上，但大部分超高速缓存器还是可能会再次使用的。该超高速缓存器在微处理器正常工作期间就需要重新填充，这是不必要地花费微处理器大量时间的一项工作。基于这些和其它一些原因，最好在各工作方式相互转换期间保持超高速缓存器的内容原封不动。

总之，如果能提供这样一种处理器，那就是一个进步，该处理器能快速而直接地实方式和受保护方式之间转换，同时无需将回写式超高速缓存器的内容写入存储器中就能保留该内容。这个微处理器如果能将各寄存器的内容存入浮点装置中以便与采用单独浮点装置的微处理器兼容，那也是一个进步。

本发明可应用于具有两个或两个以上工作方式的微处理器，该工作方式包括起动时微处理器初始工作方式和起动之后可加以选择的第二工作方式。第二工作方式可以比初始工作方式有所改进，例如提高其速度效率和工作能力等。本发明的微处理器与早先不太复杂的微处理器品种以及为其编写的软件兼容，而且工作速度快。

本发明提供这样一种多态微处理器，该微处理能快速有效地在各工作方式之间转换，同时有选择地保留微处理器内经选择的各存储元件的内容。所保留的存储元件可以包括内超高速缓存器和浮点寄存器。这里所述的微处理器有一个INIT（初始化）插脚设在具有一个控制单元的微处理器芯片插件外部。该控制单元还在微处理器内的一个寄存器中与多个寄存器连接。这里配备了微处理器能理解的微代码，为微处理器内一些寄存器的重新初始化提供指令，从而使微处理器置于其初始工作方式（例如实方式）时，同时有选择地保留各内存储元件（包括超高速缓存器和浮点寄存器）的内容。

工作时，任何一系列普通信号源（例如I/O端口）提供的电信号使INIT插脚起作用。INIT插脚顺次起动控制单元，控制单元就访问微代码程序。控制单元用微代码程序有选择地重新初始化微处理器的多个寄存器，同时逐一保留超高速缓存器和各浮点寄存器的内容。

上面已经说过，本发明提供一种能在初始工作方式与辅助工作方式之间相互转换的微处理器和有关方法，该辅助工作方式的职能水平可以比初始方式的高。初始方式可以是实址（实）方式，如Intel    8086所编写的那一种驱动较老软件包的实方式。第二工作方式可以是更高级的工作方式，如80486T微处理器的受保护工作方式，其体系结构比实方式更复杂，能力也比实方式大。就Intel微处理器的情况而论，本发明给那些想使其设备与那些采用Intel8086及其后一代产品的现行软件和硬件系统兼容的计算机制造厂家和用户带来好处。具体地说，实方式对那些想使用较老而不太复杂、体系结构与原8086的类似的软件的人是有用的。INIT插脚特别适合与IBMPC/AT兼容。在用户看来，往INIT插脚上加一个信号，其作用是使微处理器以实方式起动的复位，可是和正常的复位不同，超高速缓存器的内容并不同因此而重新初始化或改变。

本发明与回写式超高速缓存器配用时有一个好处。若超高速缓存器是存有尚未存入主存储器中经更新数据的回写式超高速缓存器，则本发明可以避免将时间浪费在需要将内容写入主存储器上。结果提高了微处理器的性能。

在所述的实施例中，所选取的重新初始化的寄存器可以包括控制寄存器、标志寄存器、指令指针寄存器、数据段寄存器、中断描述符表寄存器和调试控制寄存器。在另一个步骤中，调整数据结构的形式使其适应初始工作方式。在整个工作方式转换操作的过程中，不去改变超高速缓存器的内容，内容原封不动。微处理也可以包括带浮点寄存器的浮点单元，这些浮点寄存器在工作方式转换操作的过程中也是原封不动的。这个特点保持了与采用通常不为微处理器全复位所影响的分立浮点单元的微处理器的并容性。

作为另一个优点，INIT插脚很容易以低造价在具有初始化微代码的微处理器中实现。该初始化代码可以部分或全部加以利用，基本上无需任何变动，即无需写出全新的程序。引入初始化子程序只需要增加较小量的代码，微代码中需要增设的空格也是最小。因此，稍微增设一些元件，就不难在已装有复位固件的微处理器中实施INIT再初始化。INIT再初始化也可以理解为严重影响微处理器中的某些寄存器的高度优先的中断。

总之，本发明提供一种花费不大且能有效转换初始工作方式的方法。本发明在执行利用初始工作方式来执行其指令的现行软件程度方面特别有用。

图1    示出了外面装有许多电插脚的微处理器芯片插件。

图2    是本发明装有INIT插脚的微处理器的方框图，图中示出了INIT插脚和RESET（复位）插脚在接线上的差别。

图3    是本发明方法的流程图。

图4    的表示出了所选择的寄存器和超高速缓存器在INIT再初始化之后的内容，图4还示出了该诸寄存器和超高速缓存器在起动或复位初始化之后的内容。

参看各附图即可理解本发明的内容，附图中，同样的部件编以同样的编号。

图1    示出了其上设有多个外部电插脚12的一般微处理器芯片插件10。各插脚12都具有与微处理器10的工作有关的具体功能。本发明的设备包括这些电插脚的至少一个电插脚。

本发明最佳实施例的微处理器10按若干工作方式中的其中一个方式工作，包括实址（实）方式和受保护方式。这些工作方式相当于美国加利福尼亚州圣克拉拉市Intel公司出品的i486^TM微处理器的工作方式。有关i486^TM微处理器的说明可以广泛从许多出版物中找到，例如《微处理器程序设计员参考手册》，该手册可向加利福尼亚州95052-8130圣克拉拉市58130号邮政信箱Intel文献销售门市部购得，这里也将有关内容包括进去以供参考。在最佳实施例中，实址方式是初始方式，微处理器10在起动时或相当于全复位时即初始化到这个方式，这时RESET插脚起作用。受保护方式比实址方式在速度和工作能力等方面有所改进。

图2的方框图示出了本发明的INIT插脚14及其与控制单元16和寄存器堆18的相互连接的情况。图2还示出了RESET插脚20及其与控制单元16、超高速缓存器组22和浮点单元24的相互连接情况，超高速缓存器组22存有各线路的有效位/无效位23，浮点单元24则包括浮点寄存器25。控制单元16可按其工作需要存取微处理代码26。一般说来，微代码26包括起动操作所需的程序编程（如即将介绍的那一种）以及其它操作所需的程序编程。按照习惯，微代码26可以设在微处理器10的内ROM（只读存储器）中或设在外ROM中。

控制单元36接寄存器堆18，寄存器堆16包括一般用途寄存器29、控制寄存器30、指令指针寄存器36和调试控制寄存器38。这些寄存器及其职能与可从美国加利福尼亚州圣克拉拉市Intel公司购得的i486^TM微处理器中的寄存器类似。

在最佳实施例中，RESET插脚20是为硬件而设的，它直接与适当的状态元件连接，从而强行复位时，各适当的寄存器几乎即刻清零。相比之下，INIT插脚14直接与控制单元16连接，控制单元16控制微处理器10中的各项操作。强行使INIT14起作用时，在得到确认之后，INIT14在控制单元16中进行高度优先中断操作。

图3的流程图示出了本发明方法的操作流程，其中微处理器10的工作方式系转换到初始方式（在最佳实施例中为“实”方式）。从操作方框40开始，加电信号使INIT14插脚起作用。电信号可由一系列普通装置的一个装置是提供，例如IBM    PC/AT中的I/O端口，而电信号可以是高电平的数字信号或低电平的数字信号。其次进入操作方框42，往控制单元16上加电信号。用微代码26中的程序起动操作顺序，由控制电路16加以控制，其中寄存器堆18中的各寄存器调定到初始状态，如操作方框44中所示。图4中示出了寄存器堆18中所选取的各寄存器的初始状态，这是以十六进制的方式表示的各寄存器及其初始状态的一览表。

在图4的表中，应该注意的是，寄存器30、32、33、36、38的INIT再初始化状态与RESET初始化状态完全一样。工作时，INIT再初始化过程访问某些为RESET初始化而编程的微代码26。将与电信号加到INIT插脚14之前的值完全相同的值保留给浮点寄存器25，这与自行测试的RESET再初始化状态不同，其中各浮点寄存器25调定到指定的状态。此外，超高速缓存器22在INIT再初始化过程中的各超高速缓存器线路系保持有效，超高速缓存器22的内容保持原封不动，这和RESET再初始化将内容定为无效不同。为对比起见，应该注意的是，RESET的初始化状态与i486^TM微处理器的完全一样。

再参看图3    INIT再初始化过程的流程图，从操作方框46可以看到，超高速缓存器46的内容保持有效，从操作方框48可以看到，浮点寄存器25中的各值也保持有效。最后在操作方框50中，各数据结构被调整得使其适应实址方式。这时微处理器10即置入实址方式工作。

如最佳实施例中所实施的那样，INIT再初始化可以理解为严重影响微处理器10中的某些寄存器的高度优先中断。具体地说，这个顺序存取了某些而不是全部通常用以RESET再初始化的微代码。这样，利用其中已配备的RESET微代码，再加上一些控制微代码程序设计就可以实现INIT再初始化的作用是高度优先中断，因而处理器可能不会即时确认它，即有时在INIT插脚14起作用之间和为控制单元16所确认时溜掉。

在最佳实施例中，超高速缓存器22是个回写式超高速缓存器，而不是统写式超高速缓存器。如本说明书背景部分中所述的那样，这两种超高速缓存器在读取数据时的功能类似，但写入时统写式超高速缓存器既更新超高速缓存器也更新主存储器。在回写式超高速缓存器中，超高速缓存器的内容无需将它们写入主存储器中就可以更新。回写式超高速缓存时，将更新结果写入主存储器中是只有当进行具体的操作时进行的，例如在超高速缓存器已满之后分配新超高速缓存器线路时。

最佳实施例中的超高速缓存器22包括数据超高速缓存器和分立的指令超高速缓存器，前者存储经常使用的数据，后者存储经常使用的指令。在最佳实施例中，两超高速缓存器的内容都保持有效。在某些应用中，只要保留数据超高速缓存器的内容就够了，在另一些应用场合中，只要保留指令超高速缓存器的内容就够了。在另一些实施例中，超高速缓存器22可以只有一个供存储指令和数据的超高速缓存器，在又另一个实施例中，超高速缓存器22可以包括两个或两个以上的超高速缓存器。

在不脱离本发明的精神实质或主要特征的前提下，本发明是可以其它具体形式加以实施的。上述实施例无论在那一方面都应该只视为举例性质的，不是限制性质的，因此本发明的范围是本说明书所附权利要求书所述的内容，而不是上述说明所述的内容。所有在意义和范围上与权利要求书等效的修改都包括在本发明的范围内。

Claims (21)

1、一种至少具有两种工作方式的微处理器，所述工作方式包括初始方式和第二方式，该初始方式是微处理在起动时处于初始化状态的方式，其特征在于，所述微处理器包括：

多个寄存器；

一个内部超高速缓存器；

一个控制单元，与各寄存器和内部超高速缓存器相连接；

微代码装置，用以从第二方式转换到初始化方式，同时保留超高速缓存器的内容；和

触发装置，用以触发从第二方式至初始方式的转换过程，包括一个与微处理器相连接的外部电插脚。

2、如权利要求1所述的微处理器，其特征在于，微处理器还包括一个具有一些浮点寄存器的内浮点单元，微代码装置还包括保留所述浮点寄存器内容的装置。

3、如权利要求1所述的微处理器，其特征在于，所述程序装置包括一个用以有选择地再初始化微处理器中的诸寄存器的装置。

4、如权利要求3所述的微处理器，其特征在于，所述再初始化装置有选择地再初始化的寄存器包括控制寄存器、标志寄存器、指令指针寄存器、数据段寄存器、中断描述符表寄存器和调试控制寄存器。

5、如权利要求1所述的微处理器，其特征在于，超高速缓存器包括一个回写式超高速缓存器。

6、如权利要求5所述的微处理器，其特征在于，超高速缓存器连接在微处理器内，从而使超高速缓存器存储数据。

7、如权利要求5所述的微处理器，其特征在于，它还包括一个第二内部超高速缓存器，此外所述微代码装置包括保留第二超高速缓存器内容的装置。

8、一种微处理器，具有实（址）工作方式和受保护工作方式，前者是微处理器起动时处于初始化状态，后者比前者的能力大，所述微处理器包括：

一个内部超高速缓存器;

一个内部浮点单元，包括至少一个浮点寄存器;

受保护方式至实方式转换装置，用以无需改变超高速缓存器和浮点寄存器的内容从受保护方式转换到实方式;和

实方式至受保护方式转换装置，用以无需改变超高速缓存器和浮点寄存器的内容从实方式转换到受保护方式。

9、如权利要求8所述的微处理器，其特征在于，所述受保护方式至实方式的转换装置包括有选择地再初始化微处理器中诸寄存器的装置。

10、如权利要求9所述的微处理器，其特征在于，所述再初始化装置有选择地再初始化各寄存器，包括控制寄存器、标志寄存器、指令指针寄存器、数据段寄存器、中断描述符表寄存器和调试控制寄存器。

11、如权利要求8所述的微处理器，其特征在于，所述超高速缓存器包括一个回写式超高速缓存器。

12、如权利要求11所述的微处理器，其特征在于，所述超高速缓存器连接在微处理器内，从而使超高速缓存器存储数据。

13、如权利要求11所述的微处理器，其特征在于，它还包括第二内部超高速缓存器，此外，所述受保护方式至实方式的转换装置保留所述第二超高速缓存器的内容。

14、一种用以再初始化所选择的寄存器的内容的微处理器，所述微处理器至少有两个工作方式，包括初始方式和第二方式，所述初始方式是微处理器起动时处于初始化状态，所述微处理器包括：

多个寄存器，该寄存器具有对应于初始方式的初始状态;

一个内部超高速缓存器;

一个控制单元，与各初始化和内部超高速缓存器相连接，用以有选择地将所选择的各寄存器再初始化到其初始状态，同时保留超高速缓存器的内容;和

驱动装置，用以再初始化所选择的各寄存器所述驱动装置包括与控制单元相连接的外部电插脚。

15、如权利要求14所述的微处理器，其特征在于，微处理器还包括一个具有若干浮点寄存器的浮点单元，且所述控制单元保留各浮点寄存器的内容。

16、如权利要求14所述的微处理器，其特征在于，所选择的被初始化到其初始状态的各寄存器包括控制寄存器、标志寄存器、指令针寄存器和中断描述符表寄存器。

17、如权利要求16所述的微处理器，其特征在于，所选择的经过再初始化的寄存器还包括数据段寄存器和调试控制寄存器。

18、在具有一个内部超高速缓存器和一些具有初始状态的寄存器的计算机微处理器中，所述微处理器在至少两个工作方式中提供一种从第二方式转换到初始方式的转换操作方法，该两个工作方式包括微处理器起动时处于初始化状态的初始方式和第二方式，该方法包括下列步骤：

（a）对微处理器施加电信号;

（b）将所选择的寄存器的内容再初始化到其初始化状态，所述所选择的用以初始化微处理器的再初始化寄存器处于其初始工作状态;和

（c）保留所述微处理器的内部超高速缓存器的内容。

19、如权利要求18所述的方法，其特征在于，微处理器配备有一个外部电插脚，且在步骤（a）中，往所述外部插脚上施加电信号。

20、如权利要求18所述的方法，其特征在于，在步骤（b）中，所述所选择的经再初始化的寄存器包括控制寄存器、标志寄存器、指令指针寄存器、数据段寄存器、中断描述符表寄存器和调试控制寄存器。

21、如权利要求18所述的方法，其特征在于，所述微处理器包括具有若干浮点寄存器的浮点单元，且所述方法还包括保留所述浮点寄存器的内容的步骤（d）

Images