KR930009019B1 - 다층배선구조의 반도체장치 - Google Patents
다층배선구조의 반도체장치 Download PDFInfo
- Publication number
- KR930009019B1 KR930009019B1 KR1019900017929A KR900017929A KR930009019B1 KR 930009019 B1 KR930009019 B1 KR 930009019B1 KR 1019900017929 A KR1019900017929 A KR 1019900017929A KR 900017929 A KR900017929 A KR 900017929A KR 930009019 B1 KR930009019 B1 KR 930009019B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- semiconductor device
- wirings
- metal material
- copper
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000007769 metal material Substances 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 1실시예에 따른 반도체장치의 구성을 나타낸 단면도.
제 2 도는 본 발명을 설명하기 위한 특성도.
제 3 도는 CMOS-LSI의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : N형 실리콘 반도체기판 12 : 필드산화막
13 : P형 웰여역 14, 15 : P+형 확산영역
16, 17 : N+형 확산영역 18, 19 : 제 1 배선
20 : 제 2 배선 21, 22 : 제 3 배선
23, 24 : 층간절연막
[산업상의 이용분야]
본 발명은 다층배선구조의 반도체장치에 관한 것으로, 특히 각각의 금속재료를 사용해서 구성된 2층 이상의 배선층을 갖춘 반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
게이트 어레이나 CPU(중앙연산처리유니트)등 근년의 LSI(대규모집적회로)에서는 집적도를 높이기 위해 2층 이상의 배선이 사용되고 있다. LSI에서 사용되는 배선은 소자에 전력을 공급하기 위한 전원선과 신호를 전달하기 위한 신호선으로 나누어진다. 예컨대, 제 3 도에 나타낸 바와 같이 P채널 MOSFET(31)와 N채널 MOSFET(32)로 이루어진 CMOS인버터가 설치된 CMOS-LSI(COMOS형 직접회로)에 있어서 굵은 실선으로 나타낸 배선이 전원선(33)이고, 굵은 점선으로 나타낸 배선은 신호선(34)이다. 상기 전원선(33)에는 직류전압이 인가되어 직류전류나 소자의 온, 오프에 따라 전류가 단속되는 직류의 펄스전류가 흐르고 있는 바, 일반적으로 전원선에는 일정 방향으로만 전류가 흐르고 있다. 이에 대해, 신호선(34) 특히 CMOS-LSI의 신호선에는 용량성 부하에 대한 충방전 전류인 쌍방향의 펄스전류가 흐르고 있다.
종래의 다층배선구조의 반도체장치에서 다층배선으로 사용되는 금속재료는 알루미늄 또는 그 합금뿐으로, 다층배선을 사용하는 경우의 레이아웃에 있어서 특히 전원선과 신호선을 구별할 수 없었다.
그러나, 반도체장치에 있어서 배선에 흘릴 수 있는 최대전류는 일렉트로 마이그레이션(electro-migration)이라 불리우는 마모불량에 좌우되는데, 통상 그 규격치는 직류전류를 배선에 흘리는 시험에 의해 결정되고, 그 값은 예컨대 1×105(A/cm2) 정도이다. 그리고, 소자에 전력을 공급하기 위해 사용되는 전원선은 비교적 큰 전류가 흐르기 때문에 종래에는 전원선의 폭을 가능한 한 넓게 하였다. 그런데, 소자가 미세화됨에 따라 전원선에 있어서 직류전류로 정해진 규격치를 만족시키기 곤란하게 되었다. 더욱이, 종래에는 내부의 소자나 배선이 미세화되어도 칩사이즈 자체의 크기는 변하지 않는 바, 즉 전원선의 길이가 거의 변하지 않고, 또 전원전압 자체가 소자의 미세화에 따라 작아지기 때문에 전원선에 있어서 전압강하에 의한 오동작이 큰 문제점으로 되었다.
한편, 종래의 금속재료의 일레트로 마이그레이션내성과 융점간에는 상관관계가 있다는 사실이 잘 알려져 있지만, 금속재료로서 텅스텐과 같은 고융점 금속재료를 사용하면, 신호선의 경우에는 집적회로의 미세화에 따라 1개의 스위칭소자에 대한 신호선의 길이가 짧아지는 경향이 있어 배선저항에 의한 신호전달의 지연은 거의 문제가 되지 않았다. 그러나, 전원선의 경우에는 그 저항이 알루미늄에 비해 수배나 높아 상기의 전압 강하에 의한 동작불량이 문제되어 전원선으로 이용하기에 곤란하다는 문제점이 있었다.
[발명의 목적]
본 발명의 상기한 사정을 감안해서 발명된 것으로, 고신뢰성을 갖춘 다층배선 구조의 반도체장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명에 따른 다층배선구조의 반도체장치는, 각 스위칭소자에 전력을 공급하기 위한 제 1 배선과, 스위칭소자 상호간에 신호를 전달하기 위한 제 2 배선을 서로 다른 금속재료를 사용해서 구성하고 있다.
[작용]
상기와 같이 구성된 본 발명에 의하면, 각 스위칭소자에 전력을 공급하기 위한 제 1 배선과 스위칭소자 상호간에 신호를 전달하기 위한 제 2 배선을 다른 금속재료를 사용해서 구성한다. 제 1 배선으로 저항률이 작고 융점이 높은 금속재료를 사용함으로써 제 1 배선의 일렉트로 미그레이션내성의 향상과 전압강하의 저감을 도모할 수 있다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 실시예를 상세히 설명한다.
제 1 도는 P채널 및 N채널 MOSFET로 이루어지면서 상기 제 3 도에 나타낸 CMOS인버터가 설치된 CMOS-LSI에 본 발명을 실시한 경우의 소자구조를 나타낸 단면도이다.
제 1 도에 있어서, 참조부호 11은 N형 실리콘 반도체기판, 12는 소자분리를 위한 필드산화막, 13은 P형 웰영역, 14, 15는 P채널 MOSFET의 소오스, 드레인영역으로 되는 P+형 확산영역, 16, 17은 N채널 MOSFET의 소오스, 드레인영역으로 되는 N+형 확산영역, 18, 19는 다결정실리콘층으로 이루어지면서 P채널 및 N채널 MOSFET의 게이트전극으로 되는 제 1 배선, 20은 P채널 MOSFET의 드레인영역인 P+형 확산영역(15)과 N채널 MOSFET의 드레인영역인 N+형 확산영역(17)을 접속하면서 제 1 층의 금속재료를 사용해서 구성된 제 2 배선, 21, 22는 각각 P채널 MOSFET의 소오스영역인 P+형 확산영역(14) 및 N채널 MOSFET의 소오스영역인 N+형 확산영역(16) 각각에 접속되면서 제 2 층의 금속재료를 사용해서 구성된 제 3 배선, 23 및 24는 각각 층간절연막이다.
상기 제 2 배선(20)은 도시하지 않은 다른 CMOS인버터등, CMOS게이트와의 사이에서 상호간에 신호를 전달하기 위한 신호선으로 사용되는 것으로, 이 제 2 배선(20)은 종래와 마찬가지로 알루미늄 또는 알루미늄에 실리콘, 구리등을 첨가한 합금을 사용해서 구성되어 있다. 이에 대해, 제 3 배선(21, 22)은 이 CMOS인 버터에 전원전압 및 접지전원을 각각 공급하기 위한 전원선으로 사용되는 것으로, 이 두개의 제 3 배선(21, 22)은 구리를 사용해서 구성되어 있다.
즉, 상기 실시예의 장치는 전원선을 구리로 이루어진 제 2 층의 금속재료를 사용해서 구성하고, 신호선을 알루미늄 또는 알루미늄에 실리콘, 구리등을 첨가한 합금으로 이루어진 제 1 층의 금속재료를 사용해서 구성한 것이다.
그런데, 다층배선을 사용한 LSI를 실현하는 경우, 각 배선층 아래의 절연막을 평탄화할 필요가 있기 때문에 일반적으로 하층의 배선층쪽이 박막화, 미세화에 적합하다. 따라서, 제 2 배선(20)은 배선저항에 의한 신호지연은 그다지 문제가 되지 않으며, 그 배선에 흐를 전류가 쌍방향의 펄스전류이기 때문에 일렉트로 마이그레이션내성에 관해서도 그다지 문제되지 않은 신호선으로 사용될 수 있다. 이 때문에 상기 제 2 배선(20)은 충분히 박막화할 수 있고, 가공한계에서 정해진 최소 크기로 형성시킬 수 있게 된다.
이에 대해 전원선은 일렉트로 마이그레이션내성이 높은, 즉 융점이 높은 구리를 사용해서 구성하기 때문에 직류전류의 일렉트로 마이그레이션에 대해 충분한 내성을 얻을 수 있다. 더욱이, 저항률이 낮은 구리를 사용해서 구성하므로 전원선에 있어서의 전압강하가 적어져 소자의 오동작을 방지할 수 있게 된다.
제 3 도는 배선에 직류전류를 흘릴 때와 교류펄스전류를 흘릴 때의 일렉트로 마이그레이션내성을 비교한 도면으로, 횡축은 경과시간(시간)을, 종축은 시험한 배선 40개 중에서 단선되지 않고 남은 배선의 수를 각각 나타낸다. 또, 비교조건은 온도가 공히 250℃이고, 전류밀도가 공히 2.0×106A/cm2이며 교류펄스전류의 반복주파수는 1KHz이다. 도시한 바와같이 교류펄스전류를 흘린 배선의 특성 A는 직류전류를 흘린 배선의 특성 B에 비해 일렉트로 마이그레이션에 의한 단선이 대폭 적다.
이 때문에 교류펄스전류가 흐르는 상기 제 2 배선(20)은 일렉트로 마이그레이션 내성을 거의 고려할 필요가 없으며 종래와 마찬가지로 알루미늄 또는 알루미늄에 실리콘, 구리등을 첨가한 합금으로 이루어진 금속재료를 사용해서 충분비 박막화하는 한편 최소크기의 배선을 형성할 수 있게 된다.
또, 본 발명은 상기 실시예에 한정되지는 않고, 여러가지로 변형하여 실시할 수 있다. 예컨대, 상기 실시예에서는 전원선으로 사용된 제 3 배선(21, 22)을 구리로 형성한 경우에 대해서 설명했지만, 이는 구리 이외에 융점이 높아 일렉트로 마이그레이션내성이 높고, 또 저항률이 낮은 금속재료, 예컨대 금, 은 또는 금, 은, 구리등을 주성분으로 하는 합금을 사용해서 구성할 수 있다.
또, 상기 실시예에서는 제 2 층의 금속재료를 사용해서 전원선을 구성하고, 제 1 층의 금속재료를 사용해서 신호선을 구성한 경우에 대해서 설명했지만, 이는 제 1 층의 금속재료를 사용해서 전원선을 구성하고, 제 2 층의 금속재료를 사용해서 신호선을 구성해도 된다. 또, 이 경우에도 전원선은 융점이 높아 일렉트로 마이그레이션내성이 높고, 저항률이 낮은 금속재료를 사용함은 물론이다.
또, 본 발명은 상기한 2 층배선구조의 반도체장치에 한정되지는 않고, 그 이상의 배선층을 갖는 반도체장치나 CMOS반도체장치 이외에도 실시가 가능함은 물론이다.
한편, 본원 청구범위가 각 구성요소에 병기된 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도에서 병기한 것은 아니다.
[발명의 효과]
이상에서 설명한 바와같이 본 발명에 의하면, 전원선을 구리로 이루진 융점이 높으면서 저항률이 낮은 금속재료를 사용해서 구성함으로써 고신뢰성을 갖춘 다층 배선구조의 반도체장치를 제공할 수 있게 된다.
Claims (4)
- 복수개의 스위칭소자가 형성되고, 이들 스위칭소자를 다층의 배선을 사용해서 접속한 다층배선구조의 반도체장치에 있어서, 상기 각 스위칭소자에 전력을 공급하기 위한 제 3 배선(21, 22)과, 상기 스위칭소자의 상호간에서 신호를 전달하기 위한 제 2 배선(20)을 서로 다른 금속재료를 사용해서 구성하고, 상기 제 3 배선(21, 22)을 구성하는 금속재료의 저항률이 상기 제 2 배선(20)을 구성하는 금속재료의 저항률보다 낮으며, 상기 제 3 배선(21, 22)을 구성하는 금속재료의 융점이 상기 제 2 배선(20)을 구성하는 금속재료의 융점보다 높은 것을 특징으로 하는 다층배선구조의 반도체장치.
- 제 1 항에 있어서, 상기 제 3 배선(21, 22)과 제 2 배선(20)이 서로 다른층의 배선으로 구성된 것을 특징으로 하는 다층배선구조의 반도체장치.
- 제 1 항에 있어서, 상기 제 2 배선(20)에 대해서 상기 제 3 배선(21, 22)이 상층에 설치된 것을 특징으로 하는 다층배선구조의 반도체장치.
- 제 1 항에 있어서, 상기 제 2 배선(20)이 알루미늄 또는 알루미늄에 실리콘 및 구리를 첨가한 합금을 사용해서 구성되고, 상기 제 3 배선(21, 22)이 구리, 금, 은중 어느 하나 또는 구리, 금, 은중 어느 하나를 주성분으로 하는 합금을 사용해서 구성된 것을 특징으로 하는 다층배선구조의 반도체장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP288005 | 1989-11-07 | ||
| JP01-288005 | 1989-11-07 | ||
| JP1288005A JPH03149823A (ja) | 1989-11-07 | 1989-11-07 | 多層配線構造の半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010692A KR910010692A (ko) | 1991-06-29 |
| KR930009019B1 true KR930009019B1 (ko) | 1993-09-18 |
Family
ID=17724577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900017929A KR930009019B1 (ko) | 1989-11-07 | 1990-11-07 | 다층배선구조의 반도체장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH03149823A (ko) |
| KR (1) | KR930009019B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339047A (ja) | 2000-05-29 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488778A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of fabricating complementary mos transistor |
| JPS62118540A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体集積回路 |
| JPS62237747A (ja) * | 1986-04-08 | 1987-10-17 | Nec Corp | 半導体集積回路 |
-
1989
- 1989-11-07 JP JP1288005A patent/JPH03149823A/ja active Pending
-
1990
- 1990-11-07 KR KR1019900017929A patent/KR930009019B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910010692A (ko) | 1991-06-29 |
| JPH03149823A (ja) | 1991-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061052B2 (en) | Input protection circuit connected to protection circuit power source potential line | |
| JPH0846144A (ja) | 集積回路チップ | |
| EP1049166B1 (en) | CMOS inverter and standard cell using the same | |
| US4947228A (en) | Integrated circuit power supply contact | |
| US11309248B2 (en) | Semiconductor integrated circuit device | |
| US5365110A (en) | Semiconductor device with multi-layered wiring structure | |
| US4951111A (en) | Integrated circuit device | |
| KR930009019B1 (ko) | 다층배선구조의 반도체장치 | |
| US5532509A (en) | Semiconductor inverter layout having improved electromigration characteristics in the output node | |
| KR930003273B1 (ko) | 반도체장치 | |
| JPS6062153A (ja) | 抵抗性ゲ−ト型電界効果トランジスタ論理回路 | |
| US5528061A (en) | Semiconductor integrated circuit device having multi-contact wiring structure | |
| US6563341B2 (en) | Tri-state buffer circuit | |
| JP2676801B2 (ja) | 出力バッファ回路を備えた半導体集積回路装置 | |
| US7180137B2 (en) | Semiconductor device | |
| JPH04355952A (ja) | 半導体集積回路装置 | |
| US4980745A (en) | Substrate potential detecting circuit | |
| EP0766309A2 (en) | Field effect transistor which multi-level metallisation related to integrated circuits | |
| JPS62249467A (ja) | 半導体集積回路装置 | |
| KR0164591B1 (ko) | 집적회로 | |
| JPS60128655A (ja) | 半導体装置 | |
| KR20010059851A (ko) | 디커플링 커패시터 구조를 갖는 반도체소자 | |
| JPH053252A (ja) | 半導体集積回路装置 | |
| US6855624B1 (en) | Low-loss on-chip transmission line for integrated circuit structures and method of manufacture | |
| JPH05335308A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100831 Year of fee payment: 18 |
|
| EXPY | Expiration of term |