KR930008864B1 - Semiconductor pakage and manufacturing method thereof - Google Patents

Semiconductor pakage and manufacturing method thereof Download PDF

Info

Publication number
KR930008864B1
KR930008864B1 KR1019910005940A KR910005940A KR930008864B1 KR 930008864 B1 KR930008864 B1 KR 930008864B1 KR 1019910005940 A KR1019910005940 A KR 1019910005940A KR 910005940 A KR910005940 A KR 910005940A KR 930008864 B1 KR930008864 B1 KR 930008864B1
Authority
KR
South Korea
Prior art keywords
chip
inner lead
reciprocating
conductive paste
semiconductor package
Prior art date
Application number
KR1019910005940A
Other languages
Korean (ko)
Other versions
KR920020649A (en
Inventor
박제찬
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910005940A priority Critical patent/KR930008864B1/en
Publication of KR920020649A publication Critical patent/KR920020649A/en
Application granted granted Critical
Publication of KR930008864B1 publication Critical patent/KR930008864B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

The method is for forming the conductivity sheet between the pad (1a) of chip (1) and the inner (3) lead of a lead-frame. The method includes a bi-directional conductivity paste forming process for forming the conductivity paste around the pad (1a) of chip (1), the inner lead sticking process for sticking the inner lead (3) of the lead-frame to the paste (4), the curing process for hardening the contact area between the chip (1) and inner-lead (3), and the trimming/forming process. The 1st curing process temperature is 130 -170 deg.C and the 2nd curing process temperature is 230 -270deg.C.

Description

반도체 패키지 및 그 제조방법Semiconductor package and manufacturing method

제 1 도 내지 제 7도의 (a) 및 (b)는 본 발명에 의한 패키지 제조방법을 순차적으로 설명하기 위한 공정도로서, (a)는 평면도, (b)는 단면도.(A) and (b) of FIG. 1 thru | or 7 are process drawings for demonstrating the package manufacturing method by this invention sequentially, (a) is a top view, (b) is sectional drawing.

제 8 도는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도.8 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 칩 1a : 패드1: chip 1a: pad

2 : 마스크 2a : 패드공2: mask 2a: pad ball

3 : 인너리드 4 : 양방왕복 성전도성 페이스트3: inner lead 4: round-trip temple holy paste

5 : 몰딩부5: molding part

본 발명은 반도체 패키지(pakage) 및 그 제조방법에 관한 것으로, 특히 패들(paddle)이 없는 리드프레임(lead frame)에 별도의 와이어본딩(wire bonding) 공정없어 일방향으로 전류가 흐르는 이방성전도성 페이스트(paste)를 사용하여 반도체 칩(chip)이 전기적 접속을 가능하게 함으로써 소자의 조립공정을 보다 간편 용이하게 함과 아울러 신뢰성(reliability)을 극대화시키며, 소자의 경박단소화에 기여할 수 있게 한 반도체 패키지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same, and in particular, an anisotropic conductive paste in which current flows in one direction without a separate wire bonding process in a lead frame without a paddle. Semiconductor package that enables the electrical connection of the semiconductor chip to facilitate the assembly process of the device, maximizes the reliability, and contributes to the light and small size of the device. It relates to a manufacturing method.

통상적으로 반도체 패키지를 제조함에 있어서는, 리드프레임의 패들(paddle)위에 에폭시(Epoxy)를 바른 뒤, 웨이퍼(wafer)로부터 절단(sawing)된 칩(chip)을 부착하는 다이본딩(die bonding)공정을 수행하고, 다이본딩된 칩의 패드(pad)와, 리드프레임의 인너리드(inner lead)를 와이어(wire)로 전기적 접속을 가능하게 하는 와이어본딩공정을 수행하며, 칩이 얹히는 패들(paddle)부위와 인너리드를 포함하는 일정면적을 에폭시(epoxy)수지로 몰딩(molding)한 다음, 리드프레임과 패들을 연결하는 서포트바(support bar)와, 각 리이드를 연결하는 댐버(damber)와, 섹션바(section bar)를 절단하는 트림(trim) 공정을 실시하여 독립된 패키지를 제작한 후, 마지막으로 패키지의 각 아웃리드(out lead)를 소정형태로 절곡하는 포밍(forming)공정을 수행함으로써 반도체 패키지의 제조가 완료된다.Generally, in manufacturing a semiconductor package, a die bonding process is performed in which epoxy is applied on a paddle of a lead frame, and then a chip cut from a wafer is attached. And a wire bonding process for enabling electrical connection between the pad of the die-bonded chip and the inner lead of the lead frame by a wire, and the paddle on which the chip is placed. A certain area containing the area and the inner lead is molded with epoxy resin, and then a support bar connecting the lead frame and the paddle, a dam connecting each lead, and a section A semiconductor package is produced by fabricating an independent package by performing a trim process of cutting a section bar, and finally, forming a process of bending each out lead of the package into a predetermined shape. The manufacture of is completed.

그러나 상기한 바와 같은 종래 기술에 의한 반도체 패키지 제조방법은 패들에 부착된 칩과 인너리드 사이의 전기적 접속을 위하여 와이어본딩을 실시하여야 하므로 소자의 특성을 규정하는 신뢰성이 양호하지 못할 뿐만아니라, 리드프레임의 패들 두께와 와이어본딩 작업등으로 인하여 몰딩부위가 커지게 되고, 이에 따라 소자의 전체적인 부피가 증대됨으로서 소자의 경박단소화에 기여하지 못하는 결점이 있었으며, 또한 몰딩시 와이어의 새깅(sagging) 및 스위핑(sweeping)현상이 발생하여 소자의 제기능을 충분히 발휘하지 못하는 등의 여러 문제점이 있었다.However, since the semiconductor package manufacturing method according to the prior art as described above has to perform wire bonding for the electrical connection between the chip and the inner lead attached to the paddle, the reliability of defining the characteristics of the device is not only good, but also the lead frame. Due to the paddle thickness and wire bonding work, the molding area is increased, and thus the overall volume of the device is increased, and thus, there is a drawback of not contributing to the thin and short reduction of the device, and the sagging and sweeping of the wire during molding. There are various problems such as the occurrence of sweeping phenomenon and the insufficient function of the device.

본 발명의 목적은 상기한 바와 같은 여러 문제점을 갖지 않는 반도체 패키지 및 그 제조방법을 제공함에 있다.It is an object of the present invention to provide a semiconductor package and a method of manufacturing the same, which do not have various problems as described above.

본 발명의 다른 목적은 다이본딩 및 와이어본딩 공정을 생략하여 제조공정을 보다 간소화시킴과 아울러 소자의 신뢰성을 향상시킬 수 있는 반도체 패키지 및 그 제조방법을 제공함에 있다.Another object of the present invention is to provide a semiconductor package and a method of manufacturing the same, which simplifies the manufacturing process and improves device reliability by omitting die bonding and wire bonding processes.

본 발명의 또다른 목적은 칩이 부착되는 패들과 와이어의 사용을 배제하여 소자의 경박단소화에 기여하고, 패들과 와이어의 사용에 의한 열발산 문제를 해결하여 소자의 제기능을 충분히 발휘할 수 있는 반도체 패키지 및 그 제조방법을 제공함에 있다.It is another object of the present invention to contribute to light and small size reduction of the device by eliminating the use of paddles and wires to which the chip is attached, and to solve the heat dissipation problem caused by the use of the paddles and wires to fully exhibit the proper function of the device A semiconductor package and a method of manufacturing the same are provided.

상기한 바와 같은 목적을 갖는 본 발명은 칩과 인너리드의 전기적 접속을 위하여 와이어본딩 공정을 배제하고, 그 대신에 양방향왕복으로만 전류가 흐르는 양방왕복성도전성 페이스트를 이용하여 칩과 인너리드의 전기적 접속을 가능하게 함으로써 달성되는 것이다.The present invention having the above object excludes the wire bonding process for the electrical connection between the chip and the inner lead, and instead uses the bidirectional reciprocating conductive paste in which the current flows only in the bidirectional reciprocating. This is achieved by enabling the connection.

이하, 본 발명의 일실시예를 첨부도면에 의하여 보다 상세하게 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제 1 도 내지 제 7 도는 본 발명에 의한 반도체 패키지의 제조방법을 순차적으로 설명하기 위한 공정도로서, 먼저 웨이퍼를 절단하여 제 1 도의 (a) 및 (b)에 도시한 바와 같이 상면의 주연부에 일정간격을 두고 수개의 패드(1a)가 형성된 칩(1)을 제작하고, 상기 칩(1)의 상면에 제 2 도의 (a) 및 (b)에 도시한 바와 같이 칩(1)의 패드(1a)부위에 해당되는 일정부위를 오픈(open)시켜 패드공(2a)을 각각 형성시킨 마스크(mask)(필요한 부분만 선택하여 프린트할 수 있는 재료)(2)를 씌운 다음, 제 3 도의 (a) 및 (b)에 도시한 바와같이, 마스크(2)의 상면에 칩(1)과, 후술하게 되는 리드프레임의 인너리드(3)(제 5,6,7,8 도에 도시)와의 전기적 접속을 가능하게 하는 전도성 시트(sheet)를 부착한다.1 to 7 are process diagrams for sequentially explaining a method of manufacturing a semiconductor package according to the present invention. First, the wafer is cut and fixed to the periphery of the upper surface as shown in FIGS. 1A and 1B. A chip 1 having several pads 1a formed thereon at intervals is formed, and the pads 1a of the chip 1 are shown on the upper surface of the chip 1 as shown in FIGS. 2A and 2B. Open a certain area corresponding to the part and cover a mask (material capable of selecting and printing only necessary parts) 2, each of which formed a pad hole 2a, and then (a) of FIG. ) And (b), the chip 1 on the upper surface of the mask 2 and the electrical of the inner lead 3 (shown in FIGS. 5, 6, 7, 8) of the lead frame described later. A conductive sheet is attached to enable the connection.

상기 전도성 시트는 일방향으로만 전류가 흐르는 전도성 물질인 양방왕복성전도성 페이스트(paste)(4)를 사용하는 것이 바람직하다.The conductive sheet preferably uses a bidirectional reciprocating conductive paste 4 which is a conductive material in which current flows in only one direction.

상기 전도성 시트는 양방왕복성전도성 페이스트(4)에 한정하는 것은 아니며, 이와 비슷한 성질을 갖는 것이라면 어떠한 것을 사용하여도 무방하다.The conductive sheet is not limited to the double reciprocating conductive paste 4, and any conductive material may be used as long as the conductive sheet has similar properties.

상기 전도성 시트로서 양방왕복성전도성 페이스트(4)를 사용할 경우, 마스크(3)의 상면에 스크린프린트(screen print) 방법으로 소정두께만큼 도포한다.In the case of using the double reciprocating conductive paste 4 as the conductive sheet, a predetermined thickness is applied to the upper surface of the mask 3 by a screen print method.

이하, 본 발명의 일실시예는 전도성 시트로서 양방왕복성전도성 페이스트(5)를 사용한 경우로 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in the case of using both reciprocating conductive paste 5 as the conductive sheet.

상기한 바와 같이 양방왕복성전도성 페이스트(3)의 프린팅동작이 완료된 다음에는 마스트(2)를 제거하여 제 4도의 (a) 및 (b)에 도시한 바와 같이, 칩(1)의 패드(1a) 부위에 해당되는 부위에 양방왕복성전도성 페이스트(4)가 각각 형성되도록 한 다음, 제 5 도의 (a) 및 (b)에 도시한 바와 같이, 칩(1)의 각 양방왕복성전도성 페이스트(4)에 패들이 없는 리드프레임의 각 인너리드(inner lead)(3)을 접착시키고, 이와 같은 상태에서 1,2차 큐어공정을 실시하게 되는 바, 1차 큐어공정의 경화온도 130~170℃ 정도가 바람직하며, 가장 좋기로는 150℃이다. 또한 2차 큐어공정은 230~270℃에서 약 25-35분동안 실시하는 것이 바람직하며, 250℃에서 30분동안 실시하는 것이 가장 좋다.As described above, after the printing operation of the double reciprocating conductive paste 3 is completed, the mast 2 is removed, and as shown in FIGS. 4A and 4B, the pad 1a of the chip 1 is formed. After the two reciprocating conductive pastes 4 are formed on the portions corresponding to the portions), as shown in (a) and (b) of FIG. 5, the two reciprocating conductive pastes of the chip 1 ( 4) Each inner lead (3) of the lead frame without a paddle is bonded to each other, and the first and second curing processes are performed in this state. The curing temperature of the primary curing process is 130 to 170 ° C. The degree is preferred, most preferably 150 ° C. In addition, the secondary curing process is preferably performed for about 25-35 minutes at 230 ~ 270 ℃, it is best to perform for 30 minutes at 250 ℃.

상기 2차 큐어공정은 칩(1)과 인너리드(3)와의 고정상태를 더욱 견고하게 하기 위한 부가적인 공정으로 생략하여도 무방하다.The secondary curing process may be omitted as an additional process for further strengthening the fixed state between the chip 1 and the inner lead 3.

이와 같이 큐어공정이 완료된 다음에는 제 6 도의 (a) 및 (b)에 도시한 바와 같이, 칩(1)과 인너리드(3)를 포함하는 일정부위를 에폭시수지로 몰딩(molding)한 다음, 통상적인 트리밍/포오밍공정을 실시함으로써 제 7 도의 (a) 및 (b)에 도시한 바와 같이 패키지의 제작이 완료되는 것이다.After the curing process is completed, as shown in (a) and (b) of FIG. 6, a predetermined portion including the chip 1 and the inner lead 3 is molded with an epoxy resin. By carrying out the usual trimming / forming process, the manufacture of the package is completed as shown in Figs. 7A and 7B.

도면중 미설명 부호 5는 에폭시수지의 몰딩공정에 의하여 형성되는 몰딩부를 보인 것이다.Reference numeral 5 in the drawings shows a molding portion formed by the molding process of the epoxy resin.

상기한 바와 같은 본 발명에 의한 반도체 패키지의 제조방법은 칩(1)을 고정한 상태에서 패드(1a)의 양방왕복성전도성 페이스트(4)부위에 릴(reel)형태의 리드프레임을 부착하는 방법을 설명한 것이며, 제 8 도에 도시한 바와 같이, 리드프레임에 칩(1)을 뒤집어서 부착하는 방법도 가능하다. 그 방법을 설명하면, 제 1 도 내지 제 5 도에 도시한 동일한 방법으로 칩(1)을 제작한 후, 별도의 지지수단에 의하여 고정되어 있는 리드 프레임의 각 인너리드(3)에 상기한 칩(1)을 뒤집어 그의 양방왕복성전도성 페이스트(4)를 부착한 다음, 통상적인 큐어공정 및 트리밍/포밍공정을 순차적으로 실시하여 칩(1)의 하부에 인너리드(3)가 부착된 패키지를 제조할 수도 있다.The method of manufacturing a semiconductor package according to the present invention as described above is a method of attaching a reel-shaped lead frame to the two reciprocating conductive pastes 4 of the pad 1a while the chip 1 is fixed. As illustrated in FIG. 8, a method of inverting and attaching the chip 1 to the lead frame is also possible. The method will be described. After the chip 1 is manufactured in the same manner as shown in FIGS. 1 to 5, the chip described above is applied to each inner lead 3 of the lead frame fixed by a separate supporting means. (1) is inverted and its reciprocating conductive paste (4) is attached to it, and then a conventional curing process and trimming / forming process are carried out in sequence to form a package having an inner lead (3) attached to the bottom of the chip (1). It can also manufacture.

상기한 바와 같은 본 발명에 의한 반도체 패키지 제조방법에 의하여 제조된 제 7b 도 및 제 8 도의 패키지는 칩(1)과 리드프레임의 인너리드(3)의 사이에 양방왕복성전도성 페이스트(4)가 각각 형성되어 칩(1)가 인너리드(3)와의 전기적접속을 가능하게 함으로써 전류가 정해진 화살표방향 즉, 상,하방향으로만 흐르게 되므로 다른 부위와의 쇼트현상이 없이 소자의 제기능을 발휘하게 된다.The package of FIGS. 7B and 8 manufactured by the method for manufacturing a semiconductor package according to the present invention as described above has a double reciprocating conductive paste 4 between the chip 1 and the inner lead 3 of the lead frame. Each of them is formed so that the chip 1 can be electrically connected to the inner lead 3 so that the current flows only in the direction of the arrow, that is, in the up and down directions, so that the device 1 can function properly without short-circuit with other parts. do.

이상에서 설명한 바와 같은 본 발명은 다이본딩 및 와이어본딩 공정을 생략하여 제조공정을 보다 간소화시키고 소자의 신뢰성을 향상시키는 이점이 있으며, 또한 칩의 패들과 와이어의 사용을 배제하여 소자의 경박단소화에 기여할 뿐만아니라, 패들과 와이어의 사용에 따른 열발산 문제를 해결할 수 있으며, 이에 따라 소자의 제기능을 충분히 발휘할 수 있는 등의 여러효과가 있다.The present invention as described above has the advantage of simplifying the manufacturing process and improving the reliability of the device by eliminating the die bonding and wire bonding process, and also to reduce the light and short size of the device by eliminating the use of paddles and wires of the chip In addition to contributing, it is possible to solve the heat dissipation problem caused by the use of paddles and wires, and thus there are various effects such as to fully function the device.

Claims (11)

칩(1)과 리드프레임의 인너리드(3)가 전기적으로 각각 접속됨과 아울러 에폭시등으로 몰딩되는 반도체 패키지에 있어서, 상기 칩(1)의 패드(1a)와, 리드프레임의 인너리드(3)사이에 전도성 시트를 각각 형성하여, 와이어를 사용하지 않고 칩(1)과 인너리드(3)사이의 전기적 접속을 가능하도록 구성함을 특징으로 하는 반도체 패키지.In a semiconductor package in which the chip 1 and the inner lead 3 of the lead frame are electrically connected to each other and molded with epoxy or the like, the pad 1 a of the chip 1 and the inner lead 3 of the lead frame And a conductive sheet formed therebetween, so as to enable electrical connection between the chip (1) and the inner lead (3) without using wires. 제 1 항에 있어서, 상기 인너리드(3)의 하면과 칩(1)의 패드(1a)사이에 전도성 시트(4)가 각각 형성된 것임을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein a conductive sheet (4) is formed between the lower surface of the inner lead (3) and the pad (1a) of the chip (1). 제 1 항에 있어서, 상기 인너리드(3)의 상면과 칩(1)의 패드(1a)사이에 전도성 시트(4)가 각각 형성된 것임을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein a conductive sheet (4) is formed between the upper surface of the inner lead (3) and the pad (1a) of the chip (1). 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 전도성 시트는 양방향왕복으로만 전류가 흐르는 양방왕복성전도성 페이스트(4)인 것임을 특징으로 하는 반도체 패키지.The semiconductor package according to any one of claims 1 to 3, wherein the conductive sheet is a bidirectional reciprocating conductive paste (4) in which current flows only in bidirectional reciprocating. 반도체 패키지 제조방법에 있어서, 칩(1)의 패드(1a) 부위에 양방왕복성전도성 페이스트(4)를 형성하는 양방왕복성전도성 페이스트 형성공정과, 상기 양방왕복성전도성 페이스트(4)에 리드프레임의 각 인너리드(3)를 부착하는 인너리드 부착공정과, 칩(1)과 인너리드(3)의 접착부위를 경화시키는 큐어공정과, 통상적인 트리밍/포밍공정으로 구성함을 특징으로 하는 반도체 패키지 제조방법.In the method of manufacturing a semiconductor package, a process for forming a bidirectional reciprocating conductive paste which forms a double reciprocating conductive paste 4 on a pad 1a portion of a chip 1 and a lead frame on the reciprocating reciprocating conductive paste 4. A semiconductor comprising an inner lead attaching step for attaching each inner lead 3 to a thin film, a curing step for curing the bonding portion between the chip 1 and the inner lead 3, and a conventional trimming / forming step Package manufacturing method. 제 5 항에 있어서, 상기 양방왕복성전도성 페이스트 형성공정은 칩(1)에 패드공(2a)이 형성된 마스크(2)를 씌운다음, 상기 마스크(2)에 양방왕복성전도성 페이스트(4)를 도포하고, 상기 마스크(2)를 제거하여 칩(1)의 패드(1a)부위에 양방왕복성전도성 페이스트(4)가 각각 형성되도록 함을 특징으로 하는 반도체 패키지 제조방법.The method of claim 5, wherein the bidirectional reciprocating conductive paste forming process includes applying a mask (2) having a pad hole (2a) to the chip (1), and then applying the reciprocating reciprocating conductive paste (4) to the mask (2). Applying and removing the mask (2) so that a double reciprocating conductive paste (4) is formed on the pad (1a) portion of the chip (1), respectively. 제 6 항에 있어서, 상기 양방왕복성전도성 페이스트(4)는 마스크(2)의 상면에 스크린 프린트방법으로 도포됨을 특징으로 하는 반도체 패키지 제조방법.7. A method according to claim 6, wherein the bidirectional reciprocating conductive paste (4) is applied to the top surface of the mask (2) by screen printing. 제 5 항에 있어서, 상기 인너리드 부착공정은 칩(1)을 고정한 상태에서 칩(1)의 상면에 형성된 양방왕복성전도성 페이스트(4)에 리드프레임의 인너리드(3)를 각각 부착함을 특징으로 하는 반도체 패키지 제조방법.6. The inner lead attaching process according to claim 5, wherein the inner lead attaching process comprises attaching the inner lead 3 of the lead frame to the double reciprocating conductive paste 4 formed on the upper surface of the chip 1 while the chip 1 is fixed. A semiconductor package manufacturing method characterized in that. 제 5 항에 있어서, 상기 인너리드 부착공정은 각 패드(1a)에 양방왕복성전도성 페이스트(4)를 형성한 칩(1)를 뒤집어, 그 칩(1)의 양방왕복성전도성 페이스트(4)를 별도의 지지수단에 의하여 고정된 리드프레임의 인너리드(3)에 각각 부착함을 특징으로 하는 반도체 패키지 제조방법.6. The inner lead attaching process according to claim 5, wherein the inner lead attaching step inverts the chips 1 having the double reciprocating conductive pastes 4 formed on the pads 1a, and the double reciprocating conductive pastes 4 of the chips 1, respectively. Method for manufacturing a semiconductor package, characterized in that attached to each of the inner lead (3) of the lead frame fixed by a separate supporting means. 제 5 항에 있어서, 상기 큐어공정은 적어도 1회 이상 실시하되, 1단계 큐어공정의 경화온도는 130°~170℃임을 특징으로 하는 반도체 패키지 제조방법.The method of claim 5, wherein the curing process is performed at least once or more, and the curing temperature of the one-step curing process is 130 ° to 170 ° C. 7. 제 10 항에 있어서, 상기 큐어공정중 2단계 큐어공정은 230°~270℃에서 25-35분동안 실시함을 특징으로 하는 반도체 패키지 제조방법.The method of claim 10, wherein the two-step curing process of the curing process is performed at 230 ° to 270 ° C. for 25 to 35 minutes.
KR1019910005940A 1991-04-13 1991-04-13 Semiconductor pakage and manufacturing method thereof KR930008864B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910005940A KR930008864B1 (en) 1991-04-13 1991-04-13 Semiconductor pakage and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005940A KR930008864B1 (en) 1991-04-13 1991-04-13 Semiconductor pakage and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR920020649A KR920020649A (en) 1992-11-21
KR930008864B1 true KR930008864B1 (en) 1993-09-16

Family

ID=19313238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005940A KR930008864B1 (en) 1991-04-13 1991-04-13 Semiconductor pakage and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR930008864B1 (en)

Also Published As

Publication number Publication date
KR920020649A (en) 1992-11-21

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
JP3420057B2 (en) Resin-sealed semiconductor device
JP2972096B2 (en) Resin-sealed semiconductor device
JPS5966157A (en) Semiconductor device and manufacture thereof
US6680220B2 (en) Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package
JP3522177B2 (en) Method for manufacturing semiconductor device
JPS58207645A (en) Semiconductor device
US20190371713A1 (en) Semiconductor device and method of manufacturing the same
KR930008864B1 (en) Semiconductor pakage and manufacturing method thereof
JP2905609B2 (en) Resin-sealed semiconductor device
JPS60189940A (en) Manufacture of resin seal type semiconductor device
CN114981940A (en) Packaged electronic device with segmented die pads in robust package substrate
JPS6223097Y2 (en)
JPS6050346B2 (en) Manufacturing method of semiconductor device
JP2000021906A (en) Manufacture of semiconductor chip
JPS62154769A (en) Semiconductor device
JPH06342816A (en) Semiconductor device, its manufacture, and lead frame used therefor
KR100308899B1 (en) semiconductor package and method for fabricating the same
KR100201389B1 (en) Semiconductor package
KR940008328B1 (en) Film type package and manufacturing method thereof
US5969293A (en) Method and apparatus for doubling back single gauge lead frame
JP3938525B2 (en) Manufacturing method of semiconductor device
JPS61285730A (en) Manufacture of semiconductor device and resin mold member used therefor
KR100239685B1 (en) Semiconductor package structure and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee