KR930007332B1 - High speed insulated d/a converter used for bipolar ram - Google Patents

High speed insulated d/a converter used for bipolar ram Download PDF

Info

Publication number
KR930007332B1
KR930007332B1 KR1019880012897A KR880012897A KR930007332B1 KR 930007332 B1 KR930007332 B1 KR 930007332B1 KR 1019880012897 A KR1019880012897 A KR 1019880012897A KR 880012897 A KR880012897 A KR 880012897A KR 930007332 B1 KR930007332 B1 KR 930007332B1
Authority
KR
South Korea
Prior art keywords
channel
converter
address
bipolar ram
microprocessor
Prior art date
Application number
KR1019880012897A
Other languages
Korean (ko)
Other versions
KR900005706A (en
Inventor
허남경
Original Assignee
금성산전 주식회사
이희종
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성산전 주식회사, 이희종 filed Critical 금성산전 주식회사
Priority to KR1019880012897A priority Critical patent/KR930007332B1/en
Publication of KR900005706A publication Critical patent/KR900005706A/en
Application granted granted Critical
Publication of KR930007332B1 publication Critical patent/KR930007332B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

This D/A converting device comprises a microprocessor (1), bipolar RAM (10) for transfering data between the a microprocessor and D/A converting device (100), address selector (20), timing adjusting circuit (30), channel decoder (40) for decoding channels, latch circuits for remembering data temperarily, photo couplers (60,61,62) for insulating D/A circuits electrically, D/A converter (70), switch (80) for adjusting sampling time, sampling holder (90), and amplifier for amplifing the analog output of each channel.

Description

바이폴라 램을 이용한 고속절염형 D/A 변환장치High-speed Dye-type D / A Inverter Using Bipolar RAM

제1도는 종래 기술에 의한 D/A 변환장치를 설명한 블록도.1 is a block diagram illustrating a conventional D / A converter.

제2도는 본 발명의 D/A 변환장치를 설명한 전체 회로도.2 is an overall circuit diagram illustrating the D / A converter of the present invention.

제3도는 본 발명에 따른 타이밍 챠트.3 is a timing chart according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마이크로프로세서 10 : 바이폴라 램1 microprocessor 10 bipolar ram

20 : 어드레스 셀렉터 30 : 타이밍제어회로20: address selector 30: timing control circuit

40 : 채널 디코더 50,51,52 : 래치회로40: channel decoder 50, 51, 52: latch circuit

60,61,62 : 포토커플러 70 : D/A 변환기60,61,62: Photocoupler 70: D / A Converter

80 : 샘플링시간조절스위치 90 : 샘플링홀더80: sampling time adjustment switch 90: sampling holder

91 : 증폭기 100 : D/A 변환장치91: amplifier 100: D / A inverter

본 발명은 마이크로프로세서의 디지탈출력값을 아날로그값으로 변환하는 장치에 관한 것이며, 특히 바이폴라 램을 이용하여 변환속도가 고속이고 아날로그 출력단자가 멀티 채널로서 아날로그회로와 디지탈회로가 전기적으로 완전히 절연되도록 한고속절여형 D/A 변한장치에 관한 것이디The present invention relates to a device for converting a digital output value of a microprocessor to an analog value, and particularly, a high speed saving type in which a conversion speed is high by using a bipolar RAM and the analog output terminal is electrically isolated from the analog circuit and the digital circuit as a multi-channel. It is about D / A change device

종래 기술에 대한 D/A 변환장치는 제1도에 도시한 바와 같이, 마이크로프로세서(10)의 명령값이 데이터단자(11)와 어드레스단자(12) 및 인터페이스(20)를 통해 복수개의 D/A 변환기(30)에 디지탈값이 입력되고, 그 변환기를 통해 각각 다른 아날로그 값으로 변환되어 증폭기(40)를 통해 증폭된 아날로그값이 출력채널로 각각 출력되므로 완전히 수동적으로 마이크로프로세서(10)의 명령에 의해서만 D/A 변환을 하게 된다.In the D / A converter of the related art, as illustrated in FIG. 1, the command value of the microprocessor 10 is connected to the plurality of D / As through the data terminal 11, the address terminal 12, and the interface 20. The digital value is input to the A converter 30, and the analog value amplified by the amplifier 40 is converted into a different analog value through the converter. Only D / A conversion is done by.

상기한 바와 같이 종래의 D/A 변환장치는 각각의 아날로그 출력채널마다 별개의 D/A 변환기를 사용하므로 변환이득이 동일하지 못할뿐만 아니라 조정이 어렵고 PCB 면적을 많이 차지하게 되며, 또한 아날로그회로와 디지탈회로가 전기적으로 절연되어 있지 않아 아날로그 출력단자를 통해 침입하는 외부잡음에 의해 약한 결점이 있었다.As described above, the conventional D / A converter uses a separate D / A converter for each analog output channel, so that the conversion gain is not the same, it is difficult to adjust, and occupies a large area of the PCB. The digital circuit is not electrically isolated, so there is a weak point due to external noise invading through the analog output terminal.

본 발명의 목적은 모든 아날로그 출력채널에 대해 하나의 D/A 변환기를 사용함과 아울러 아날로그회로와 디지탈회로가 포토커플러를 통해 전기적으로 완전히 절연시킨 바이폴라램을 이용한 고속절연형 D/A 변환장치를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a high speed isolated type D / A converter using a bipolar ram in which an analog circuit and a digital circuit are electrically insulated through a photocoupler while using one D / A converter for all analog output channels. It is.

이하 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 마이크로프로세서(1)와 D/A 변환장치(100)사이의 데이터 전달장치인 바이폴라 램(10)과, 상기 바이폴라램(10)의 어드레스 단자에 상기 마이크로프로세서(1)가 기록할 번지를 접속할 것인가 D/A 변환할 채널번지를 접속할 것인가를 선택하는 어드레스 셀렉터(20)와, 상기 바이폴라 램(10)의 데이터값을 일정주기를 가지고 연속적으로 D/A 변환하여 해당채널에 출력하는 타이밍을 발생하고 제어하는 타이밍 제어회로(30)와, 상기 타이밍제어회로(30)의 어드레스로 부터 해당된 채널을 디코딩하는 채널디코더(40)와, 필요시에 데이터를 일시적으로 기억시켜두는 래치회로(50,51,52)와, 아날로그회로와 디지탈회로를 전기적으로 절연시키는 포토커플러(60,61,62)와, 디지탈값을 아날로그값으로 변환하여 해당채널에 출력하는 동작을 하는 D/A 변환기(70)와, 샘플홀드(Sample Hold)단자에 가해지는 샘플링시간을 조절하는 샘플링시간 조절스위치(80)와, 각 채널의 D/A 변환값을 샘플링하고 홀드하는 샘플링홀더(90)와, 각 채널의 아날로그 출력값을 증폭하는 증폭기(91)로 구성된다.According to the present invention, a bipolar ram 10 which is a data transfer device between the microprocessor 1 and the D / A converter 100 and a address to be written by the microprocessor 1 at an address terminal of the bipolar ram 10 are provided. Address selector 20 for selecting whether to connect a channel address for D / A conversion, and a timing for continuously D / A-converting data values of the bipolar RAM 10 with a predetermined period and outputting them to a corresponding channel. A timing control circuit 30 for generating and controlling a signal, a channel decoder 40 for decoding a corresponding channel from an address of the timing control circuit 30, and a latch circuit for temporarily storing data when necessary ( 50, 51, 52, photocouplers 60, 61, and 62 that electrically insulate the analog and digital circuits, and D / A converters that convert digital values to analog values and output them to the corresponding channels. 70) with sample hole (Sample Hold) Sampling time adjustment switch 80 for adjusting the sampling time applied to the terminal, a sampling holder 90 for sampling and holding the D / A conversion value of each channel, and amplifying the analog output value of each channel. It consists of an amplifier 91.

상기한 바와 같이 구성된 제2도의 고속절연형 D/A 변환장치에 있어서, D/A 변환동작을 제3도의 타이밍제어 회로에서 출력되는 타이밍챠트에 따라 설명하면 다음과 같다.In the high speed isolated type D / A converter of FIG. 2 configured as described above, the D / A conversion operation will be described according to the timing chart output from the timing control circuit of FIG.

마이크로프로세서(1)는 D/A 변환여부에 관계없이도 프로그램수행중에 D/A 변환해야할 디지탈 값을 각각 아날로그 출력채널에 대응하는 D/A 변환장치(100)의 바이폴라 램(10)에 기록하고, 그 마이크로프로세서(1)가 상기 바이폴라 램(10)을 액세스하지 않는 시간을 이용하여 타이밍제어회로(30)에서 발생하는 변환시간에 따라 상기 마이크로프로세서(1)가 바이폴라 램(10)에 데이터를 기록할때만 "액티브 로우상태"로 되어 D/A 변환을 중단하고 어드레스 셀렉터(20)의 출력어드레스가 마이크로프로세서(10)에서 지정한 RAM번지가 되게 한다. 또한 데이터가 액티브 되지 않으면 어드레스 셀렉터(20)가 타이밍 제어회로(30)에서 발생된 입출력액세스신호(IOA)에 의해 D/A 변환하고자 하는 채널번지를 출력하여 바이폴라 램(10)에서 해당되는 채널데이터가 출력되어 디지탈 데이터가 클럭 인에이블신호(CEN)의 "액티브로우상태"일때 래치회로(50)에 래치가 된다. 즉 타이밍제어회로(30)가 클럭 인에이블신호(CEN)를 1μsec동안 "액티브 로우상태"로 하면 0번지의 데이터가 래치회로(50)에 래치되는 것이다. 또한 포토커플러(60)를 통해 전달되는 데이터를 타이밍제어회로에서 발생되는 신호(OCK)를 이용하여 래치회로(51,52)에서 각각 래치한 다음에 0번지에서 11번지(D0∼D11)의 데이타가 D/A 변환기(70)를 통해 아날로그값으로 변환하여 타이밍제어회로(30)의 S/F 신호를 "하이상태"로 하여 샘플링시간 조절스위치(8)를 통해 0채널에서 7채널(C0∼C7)까지를 연속적으로 256μsec주기를 갖고 샘플링홀더(90)의 샘플/홀드단자에 입력되면 그 번지에 해다아는 샘플링홀더만 아날로그 출력값을 샘플링하여 증폭기(91)를 통해 증폭하여 해당채널에 출력하는 동작을 계속적으로 되풀이하게 된다.The microprocessor 1 records the digital values to be D / A converted during program execution in the bipolar RAM 10 of the D / A converter 100 corresponding to the analog output channels, respectively, regardless of whether the D / A is converted or not. The microprocessor 1 writes data to the bipolar ram 10 according to the conversion time occurring in the timing control circuit 30 using the time when the microprocessor 1 does not access the bipolar ram 10. Only when it is in the "active low state" stops D / A conversion and causes the output address of the address selector 20 to be the RAM address designated by the microprocessor 10. If the data is not active, the address selector 20 outputs the channel address to be D / A converted by the input / output access signal IOA generated by the timing control circuit 30 to output the corresponding channel data in the bipolar RAM 10. Is output and latched to the latch circuit 50 when the digital data is in the " active low state " of the clock enable signal CEN. That is, when the timing control circuit 30 sets the clock enable signal CEN to the "active low state" for 1 mu sec, data at address 0 is latched to the latch circuit 50. In addition, the data transmitted through the photocoupler 60 is latched by the latch circuits 51 and 52, respectively, using signals OCK generated from the timing control circuit, and then addresses 0 to 11 (D 0 to D 11 ). Data is converted into an analog value through the D / A converter 70 to put the S / F signal of the timing control circuit 30 in a "high state". When C 0 ~ C 7 are continuously input to the sample / hold terminal of the sampling holder 90 with 256 μsec period, only the sampling holder that receives the address is amplified through the amplifier 91 by sampling the analog output value. It will continue to print the output to.

따라서 채널당 D/A 변환주기는 한 채널의 D/A 변환시간에 채널수를 곱함으로서 된다.Therefore, the D / A conversion period per channel is obtained by multiplying the number of channels by the D / A conversion time of one channel.

상술한 바와 같이 발명은 모든 아날로그 출력채널에 대해 1개의 D/A 변환기를 사용하므로 변환이득이 동일해질 뿐만 아니라 이득조정이 쉽고 정확하고, 채널수가 많을시에 PCB 면적을 크게 줄일수가 있으며, 또한 아날로그 회로와 디지탈회로를 포토커플러를 통해 전기적으로 절연하므로 아날로그 출력단자를 통해 침입하는 외부잡음에 강한 효과가 있다.As described above, the invention uses one D / A converter for all analog output channels, so that the conversion gain is not only the same, gain adjustment is easy and accurate, and the PCB area can be greatly reduced when the number of channels is large. Since the circuit and the digital circuit are electrically insulated through the photocoupler, it has a strong effect on external noise invading through the analog output terminal.

Claims (1)

D/A 변환장치에 있어서, 마이크로프로세서(1)와 D/A 변환장치(100) 사이의 데이터 전달장치인 바이폴라 램(10)과, 상기 바이폴라 램(10)의 어드레스 단자에 상기 마이크로프로세서(1)가 기록할 번지를 접속할 것인가, D/A 변환할 채널번지를 접속할 것인가를 선택하는 어드레스셀렉터(20)와, 상기 바이폴라 램(10)의 데이터값을 일정주기를 가지고 연속적으로 D/A 변환하여 해당 채널에 출력하는 타이밍을 발생하고 제어하는 타이밍 제어회로(30)와, 상기 타이밍제어회로(30)의 어드레스로 부터 해당된 채널을 디코딩하는 채널디코더(40)와, 필요시에 데이터를 일시적으로 기억시켜두는 래치회로(50,51,52)와, 아날로그회로와 디지탈회로를 전기적으로 절연시키는 포토커플러(60,61,62)와, 디지탈값을 아날로그값으로 변환하여 해당채널에 출력하는 동작을 하는 D/A 변환기(70)와, 샘플홀드단자에 가해지는 샘플링시간을 조절하는 샘플링시간 조절스위치(80)와, 각 채널의 D/A 변환값을 샘플링하고 홀드하는 샘플링홀더(90)와, 각 채널의 아날로그 출력값을 증폭하는 증폭기(91)로 구성된 것을 특징으로 하는 바이폴라 램을 이용한 고속 절연형 D/A 변환장치.In the D / A converter, a bipolar RAM (10) which is a data transfer device between the microprocessor (1) and the D / A converter (100), and the microprocessor (1) at an address terminal of the bipolar RAM (10). The address selector 20 for selecting whether or not to connect the address to be recorded or the channel address for D / A conversion, and the data value of the bipolar RAM 10 are continuously D / A-converted with a predetermined period. A timing control circuit 30 for generating and controlling timing output to the corresponding channel, a channel decoder 40 for decoding the corresponding channel from an address of the timing control circuit 30, and temporarily storing data if necessary. The latch circuits 50, 51 and 52 stored therein, the photocouplers 60, 61 and 62 which electrically insulate the analog and digital circuits, and the operation of converting the digital values to analog values and outputting them to the corresponding channels. D / A Converter (70), a sampling time adjustment switch (80) for adjusting the sampling time applied to the sample hold terminal, a sampling holder (90) for sampling and holding the D / A conversion value of each channel, and an analog output value of each channel. High speed isolated type D / A converter using a bipolar RAM, characterized in that consisting of an amplifier (91) for amplifying.
KR1019880012897A 1988-09-30 1988-09-30 High speed insulated d/a converter used for bipolar ram KR930007332B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880012897A KR930007332B1 (en) 1988-09-30 1988-09-30 High speed insulated d/a converter used for bipolar ram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880012897A KR930007332B1 (en) 1988-09-30 1988-09-30 High speed insulated d/a converter used for bipolar ram

Publications (2)

Publication Number Publication Date
KR900005706A KR900005706A (en) 1990-04-14
KR930007332B1 true KR930007332B1 (en) 1993-08-05

Family

ID=19278222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012897A KR930007332B1 (en) 1988-09-30 1988-09-30 High speed insulated d/a converter used for bipolar ram

Country Status (1)

Country Link
KR (1) KR930007332B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150063417A1 (en) * 2013-08-30 2015-03-05 Hyundai Motor Company Temperature sensing circuit for igbt module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150063417A1 (en) * 2013-08-30 2015-03-05 Hyundai Motor Company Temperature sensing circuit for igbt module

Also Published As

Publication number Publication date
KR900005706A (en) 1990-04-14

Similar Documents

Publication Publication Date Title
US5113090A (en) Voltage comparator
EP0843503A3 (en) Circuit for obtaining a surround sound effect
CN111669176B (en) ADC sampling circuit based on gain amplifier multiplexing
JPS6419584A (en) Semiconductor memory device
KR930007332B1 (en) High speed insulated d/a converter used for bipolar ram
US5453744A (en) Device for modular input high-speed multi-channel digitizing of electrical data
US5949258A (en) Data holding circuit
KR20010028503A (en) Auto analog/digital convertor
JPS55157117A (en) Pcm recording and reproducing device
JPS5779547A (en) Digital converting circuit for more than one input analog data
JP2638814B2 (en) Parallel A / D converter
KR0179875B1 (en) Composite enlargement device of analogue input device
JPH0229508Y2 (en)
JP2615717B2 (en) Digital-to-analog converter
SU1249703A1 (en) Device for analog-to-digital conversion
JPH07312553A (en) A/d converter circuit
KR900008271Y1 (en) The error control circuitry of a/d converter
JP2978253B2 (en) Semiconductor storage device
JPH02275369A (en) Sampling/holding circuit
JPH036119A (en) Analog signal switching circuit
KR0137087Y1 (en) Mutual signal converter
JPS6155291B2 (en)
SU1543538A1 (en) Power amplifier
JPH0438022B2 (en)
JPS6231850Y2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010627

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee