KR930006656B1 - 비대칭 출력 아날로그 클럭 ic의 시간 측정장치 - Google Patents

비대칭 출력 아날로그 클럭 ic의 시간 측정장치 Download PDF

Info

Publication number
KR930006656B1
KR930006656B1 KR1019910002367A KR910002367A KR930006656B1 KR 930006656 B1 KR930006656 B1 KR 930006656B1 KR 1019910002367 A KR1019910002367 A KR 1019910002367A KR 910002367 A KR910002367 A KR 910002367A KR 930006656 B1 KR930006656 B1 KR 930006656B1
Authority
KR
South Korea
Prior art keywords
output
counter
outputs
exclusive
clock
Prior art date
Application number
KR1019910002367A
Other languages
English (en)
Other versions
KR920017356A (ko
Inventor
배정환
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910002367A priority Critical patent/KR930006656B1/ko
Publication of KR920017356A publication Critical patent/KR920017356A/ko
Application granted granted Critical
Publication of KR930006656B1 publication Critical patent/KR930006656B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

내용 없음.

Description

비대칭 출력 아날로그 클럭 IC의 시간 측정장치
제1a도는 일반적인 비디칭 출력 아날로그 클럭 IC의 구조도.
제1b도는 제1a도에 따른 출력 아날로그 클럭 IC의 출력파형도.
제2도, 제3도는 본 발명에 따라 비대칭 출력 아날로그 IC의 시간 측정장치의 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 아날로그 클럭 IC 2a,2b : 비교기
2c : 익스클루시브 오아게이트 3,4,5,5' : 카운터
6,6' : 래치 7,7' : 발광다이오드
11,21 : 익스클루시브 노아게이트
12~16,22~31 : 익스클루시브 오아게이트 17~19,32~38 : 오아게이트.
본 발명은 스텝모터 구동을 위한 출력신호가 비대칭인 아날로그 클럭(Analog Clock)IC의 시간 측정장치에 관한 것으로 특히 시간 측정상 정확도에 관한 마진(Margin)을 설정토록 하였으며 기능시험 원가를 크게 줄일수 있도록한 비대칭 출력 아날로그 클럭 IC의 시간 측정 장치의 관한 것이다.
일반적으로 비대칭 출력 아날로그 클럭 IC의 구조는 제1a도에서와 같이 오실레이터 회로 (1a)의 출력이 주파수 분주회로(1b)와 연결되고 주파수 분주회로(1b)의 출력은 펄스폭 선택회로(1c)와 스텝모터 구동회로(1d)와 연결하며, 펄스폭 선택회로(1c)의 출력은 스텝모터 구동회로(1d)로 인가되며 스텝모터 구동회로(1d)의 출력단(OUT1,OUT2)에서 제1b도와 같은 비대칭 출력신호가 출력되는 구성이다.
상기와 같은 아날로그 클럭 IC(1)의 비대칭 출력을 입력받아 시간을 측정하기 위한 본 발명의 시간 측정 장치의 구성을 제2도 및 제3도에서 설명하면, 아날로그 클럭 IC(1)의 출력 (OUT1,OUT2)은 5V비교기(2a,2b)의 B입력단에 인가되고, 비교기(2a,2b)의 A입력단에는 비교전압 0.75V기 인가되며 비교기(2a,2b)의 출력은 익스 클루시브 오아게이트(2c)의 입력으로 인가되며 상기 익스클루시브 오아게이트(26)의 출력은 카운터 1(3)의 클리어
Figure kpo00002
단자로 인가되는 동시에 인버터를 통해 카운터 2(4)의 클리어
Figure kpo00003
단자로 인가되고 카운터 1,2(3,4)의 클럭단(CLK)에서는 10㎑클럭발생기로부터의 클릭신호가 인가되며, 카운터1(3)의 8비트 출력중 최하위비트(1Q0)는 제3도에서와 같이 마진설정용으로 사용하지 않고, 그위의 2비트(1Q1,1Q2)는 익스클루시브 노아게이트(11)를 통해 오아게이트(17)의 입력으로 인가되고 또 카운터 1(3)의 출력중 5비트(1Q3~1Qn)는 익스클루시브 오아게이트(12~16)일측입력으로 인가되며 익스클루시브 오아게이트(12,13,16) 다른측 입력단에는 전원(5V)이 인가되고, 익스클루시브 오아게이트(14,15)의 다른측 입력단으로 접지되며 익스클루시브 오아게이트(12,13)의 출력은 오아게이트(17) 입력으로 인가되고, 익스클루시브 노아게이트(14,15,16)의 출력은 오아게이트(18)의 입력으로 인가되며 오아게이트(17,18)의 출력은 오아게이트(19)를 통해 카운터 3(5)의 클럭입력단(
Figure kpo00004
)으로 인가되며 카운터 3(5)의 출력(Q1)은 래치(6)와 인버터를 순차거쳐 애노우드단이 전원 (5V)과 연결된 발광다이오드(7)와 연결된다.
그리고 카운터 2(4)의 14비트 출력중 최하위 비트(2Q0)는 마진설정용으로 무시하고 그위의 2비트(2Q2,2Q1)는 익스클루시브 노아게이트(21)를 통해 오아게이트(32)의 일측압력으로 인가되며, 또 카운터 2의 출력중 10비트(2Q3,2Q12)는 익스클루시브 오아게이트(22~31)의 일측입력으로 인가되고,익스클루시브 오아게이트(22,24,25,26,28,31)의 다른측 입력단에는 전원 5V이 인가되고 익스클루시브 오아게이트(23,27,29,30)의 다른측 입력단은 접지되며 익스클루시브 오아게이트(22)의 출력은 오아게이트(32)를 통해 오아게이트 (36)의 일측입력으로 인가되고 익스클루시브 오아게이트 (23~25)의 출력은 오아게이트(33)를 통해 오아게이트(36)의 다른측 입력단으로 인가되고 익스클루시브 오아게이트(26~28)의 출력은 오아게이트(34)를 통해 오아게이트(37)의 일측 입력단으로 인가되고 익스클루시브 오아게이트(29~31)의 출력은 오아게이트(35)를 통해 오아게이트(37)의 다른 측 입력단으로 인가되며 오아게이트(36,37)의 출력은 오아게이트(38)을 통해 카운터4(5')의 클럭단(
Figure kpo00005
)으로 인가되며 카운터 4(5')의 출력 (Q1)은 래치(6')와 인버터를 순차거쳐 발광다이오드(7')와 연결되는 구성이다.
상기 구성회로의 동작상태를 설명하면 다음과 같다.
제1a도에서 아날로그 클럭 IC(1)는 32.768㎐의 주파수를 분주하여 외부의 스텝모터 구동을 위한 출력단자(OUT1,OUT2)로 출력신호를 내보내게 되는데 출력파형은 제1b도와 같이 1초를 주기로 출력1(OUT1)과 출력2(OUT2)가 교대로 31.2ms의 '로우' 출력을 하여 출력 1(OUT1)과 출력 2(OUT2)는 1초주기의 비대칭 출력신호가 된다.
여기서 아날로그 클럭 IC(1)는 제1도에서와 같이 전원으로 1.5V의 전원을 사용하고 출력레벨도 0V~1.5V로 된다. 따라서 제2도에서와 같이 시간측정회로의 논리회로를 구동시키기 위해 1.5V레벨을 5V레벨로 변환하기 위한 비교기(2a,2b)를 사용한다.
만약 아날로그 클럭 IC(1)의 출력레벨이 0.75V이상이면 비교기(2a,2b)의 출력은 5V가 되고 그 이하이면 0V가 된다.
비대칭 출력 아날로그 클럭 IC(1)의 시험측정을 위하여는 아날로그 클럭 IC(1)의 출력(OUT1)의 31.2ms(T1), 출력(OUT2)의 968.8ms(T2) 및 31.2ms(T3)와 출력(OUT1)의 968.8ms(T4)를 순차적으로 측정하면 될 수 있다.
즉 제1b도에서와 같이 최초에는 아날로그 클럭 IC(1)의 출력 1, 2(OUT1,OUT2)가 모두 '하이레벨(0.75V이상)이므로 비교기(2a,2b)의 출력도 모두 5V가 되어 익스클루시브 오아게이트(2c)의 출력은 '로우'가 되어 카운터 1(3)를 클리어시킨다. 아날로그 클럭 IC(1)가 동작을 시작하여 클럭 1(OUT1)이 '로우'레밸이 되면 제1b도(제1b도의 T1구간)익스클루시브 오아게이트(2c)의 출력은 '하이'상태가 되어 카운터 1(3)은 10KHZ의 클럭을 카운트하기 시작하고 카운터 2(4)는 클리어된다.
카운터 1(3)가 아날로그 클럭 IC(1)의 출력 1(OUT1)이 '로우'레벨인 T1주기 동안 즉 31.2ms동안 카운트하면 카운터 1(3)의 출력은 '10011100'이 되어야 한다.
이때 제3도에서와 같이 상기 카운터 1(3)의 출력중 상위 5비트(1Q3~Q7)출력은 일측입력단이 전원 또는 접지단과 연결된 익스클루시브 오아게이트(12~16)의 입력으로 인가되고 하위 2비트(1Q2,1Q1)출력은 익스클루시브 노아게이트(11)의 입력으로 인가되므로 카운터 1(3)의 8비트 출력중 상위 5비트(1Q3~1Q7)의 출력상태로 30.4ms가 카운트 확인되고, 익스클루시브 노아게이트(11)로 인가되는 하위 2비트(1Q2,1Q1)중 상위비트(1Q2)의 출력이 '하이'상태이면 하위비트(1Q1) 출력은 '로우'상태이므로 30.4ms+0.8ms=31.2ms가 확인되고 카운터 1(3)의 출력중 최하위비트(1Q0)는 오차마진으로 남겨준다.
따라서 모든 게이트 즉 익스클루시브 노아게이트(11)와 익스클루시브 오아게이트(12~16)의 출력이 모두 '로우'이므로 오아게이트(17,18)의 출력도 '로우'가 되어 최종적으로 오아게이트(19)의 출력도 '로우'로 되어 카운터 3(5)의 출력(Q0)은 '하이'가 된다. (31.2ms주기 1회 카운트)아날로그 클럭 IC(1)가 동작을 계속하여 출력 1, 2(OUT1,OUT2)가 모두 '하이'가 되면 비교기(2a,2b)가 모두 '하이'가 되면 비교기(2a,2b)의 출력이 모두 '하이'이므로 익스클루시브 오아게이트(2c)의 출력이 '로우'가 되고 따라서 카운터 1(3)은 클리어되고 카운터 2(4)가 10KHZ클럭을 카운트하기 시작한다. 이것은 제1b도의 T2주기 즉 698.8ms를 카운트하게 되므로 카운터 2(4)의 출력 13비트는 '1001011101100'이 되어야 한다. 이때 제3도에서와 같이 상기 카운터 2(4)의 출력중 상위 11비트(2Q3~2Q12)출력은 일측입력단이 전원 또는 접지단과 연결된 익스클루시브 오아게이트(22~31)의 다른 일측입력으로 인가되고 하위 2비트(2Q2,2Q1)출력은 익스클루시브 노아게이트(21)의 입력으로 이가되므로 카운터 2(4)의 13비트 출력중 상위 11비트(2Q3~2Q12)의 출력상태로 698.0ms가 확인되고, 익스클루시브 노아게이트(21)로 인가되는 하위 2비트(2Q2,2Q1)중 상위 비트(2Q2)의 출력이 '하이'상태이면 하위비트(2Q1)의 출력은 '로우'상태이므로 968.0ms+0.8ms=698.8ms가 확인되면 카운터 2(4)의 출력중 최하위 비트(2Q0)는 오차마진으로 남겨둔다.
따라서 모든 게이트(21~31)의 출력이 모두 '로우'로 되므로 오아게이트(32~35)의 출력도 '로우'가 되고, 이에 의해 오아게이트(36,37)의 출력도 '로우'가 되므로 최종적으로 오아게이트(38)의 출력도 '로우'로 되어 카운트 4(5')의 출력(Q0)은 '하이'가 된다. (968.8ms주기 1회 카운트) 아날로그 클럭 IC(1)가 동작을 계속하여 출력 2(OUT2)가 T3주기동안(31.2ms) '로우'가 되면 측정회로는 상기에서 설명된 바와같이 익스클루시브 오아게이트(2c)의 출력은 '하이'상태가 되어 카운터 1(3)는 10KHZ클럭을 카운트하기 시작하고 카운터 2(4)는 클리어된다. 카운터 1(3)가 아날로그 클럭 IC(1)의 출력 2(OUT2)이 '로우'레벨인 T3주기 동안(31.2ms) 카운트하면 카운터 1(3)의 출력은 '10011100'이 되어야 하고, 이 카운터 1(3)의 출력중 상위 5비트(1Q3~1Q7)의 출력상태로 30.4ms가 카운트 확인되고 하위 2비트(1Q2,1Q1)중 상위 비트(1Q2)의 출력이 '하이'상태이면 하위비트(1Q1)출력은 '로우'상태이므로 30.4ms+0.8ms=31.2ms가 확인된다(최하위 비트(1Q0)는 오차마진으로 남겨줌)
따라서 모든 게이트(11~16)의 출력이 '로우'이므로 오아게이트(17,18)의 출력도 '로우'가 되어 최종적으로 오아게이트(19)의 출력도 '로우'가 되므로 카운터 3(5)는 한번 더 카운트하게 되어 카운터 3(5)의 출력 Q0는 '로우'출력 Q1이 '하이'가 된다.
따라서 '하이'인 카운터 3(5)의 출력 Q1이 래치(6) 및 인버터를 통해 '로우'로 되어 애노우드단이 전원(5V)과 연결된 발광다이오드(7)의 캐소우드단으로 인가되므로 발광다이오드(7)가 점등한다. 이것은 아날로그 클럭 IC(1)의 출력 1,2(OUT1,OUT2)이 '로우'가 되는 주기(T1) 또는 (T3)가 허용오차범위 30.8≤T1 또는 T3≤31.4 안에 들었음을 의미한다. 아날로그 클럭 IC(1)가 동작을 계속하여 출력 1,2(OUT1,OUT2)가 모두 '하이'가 되면 다음 출력 1(OUT1)이 '로우'가 될때까지 968.8ms동안(T4주기) 익스클루시브 오아게이트(2c)의 출력이 '로우'가 되므로 상기에서 설명된 바와같이 카운터 1(3)은 클리어되고 카운터 2(4)가 10KHZ클럭을 카운트하기 시작하는데 이때 카운터 2(4)의 출력은 1001011101100이 되어야하고, 이 카운터 2(4)의 출력중 상위 11비트(2Q3~2Q12)의 출력상태로 968.0ms가 확인되고 하위 2비트(2Q2,2Q1)중 상위비트(2Q2)가 '하이'상태이면 하위비트(2Q1)출력은 '로우'상태이므로 968.8ms+0.8ms=968.8ms가 확인된다. (최하위 비트(2Q0)는 오차마진으로 남겨줌)
따라서 모든 게이트(21~31)의 출력이 모두 '로우'로 되기 때문에 오아게이트(32~35)의 출력도 '로우'가 되고, 이에의해 오아게이트(36,37)의 출력도 '로우'가 되므로 최종적으로 오아게이트(38)의 출력도 '로우'로 되어 카운터 4(5')는 한번 더 카운트되고 출력 Q0는 로우, 출력 Q1이 '하이'가 된다.
따라서 '하이'인 상기 카운터 4(5')의 출력 Q1의 래치(6')와 인버터를 통해 '로우'로 되어 애노우드단이 전원(5V)과 연결된 발광다이오드(7')의 캐소우드단으로 인가되므로 발광다이오드(7')가 점등한다.
이것은 아날로그 클럭 IC(1)의 출력 1,2(OUT1,OUT2)가 '하이'인 주기 T2, T4가 허용오차 범위내인 968.ms≤T2 또는 T4≤9690.0ms안에 있음을 의미한다.
상기와 같이 동작중 카운터가 1번이라도 오차한계를 벗어나면 발광 다이오드(7,7')는 점등하지 않게 된다.
따라서 본 발명은 IC의 특성에 따라 최하위 비트로부터 원하는 부분까지 데이타라인을 조합하여 논리회로를 구성하므로써 허용오차 범위를 임의로 구성할 수 있을뿐 아니라 시간 측정회로를 병렬로 다단 구성할 경우 동시에 여러개의 IC를 시험측정할 수 있어 기능 시험원가를 크게 줄일 수 있는 효과가 있다.

Claims (2)

  1. 아날로그 클럭 IC의 출력을 입력받아 기준전압과 비교하므로서 레벨 변환시키는 비교기(2a,2b)와, 상기 비교기(2a,2b)를 통해 레벨변환된 아날로그 클럭 IC의 출력 1,2를 배타적 논리게이트를 통해 입력받아 2개의 출력상태가 서로 다른 주기(T1,T3)를 클럭발생기의 출력클럭을 이용하여 카운트하는 카운터 1와, 상기 비교기(2a,2b)를 통해 레벨변환된 아날로그 클럭 IC의 출력 1,2를 배타적 논리게이트와 반전게이트를 통해 입력받아 2개의 출력상태가 서로 같은 주기(T2,T4)를 클럭발생기의 출력클럭을 이용하여 카운트하는 카운터 2와, 상기 카운터 1의 출력을 입력받아 아날로그 출력 IC의 2개의 출력상태가 서로 다른 주기(T1,T3)가 2회 카운트 되었는지를 확인하는 확인부 1과, 상기 카운터 2의 출력을 입력받아 아날로그 클럭 IC이 2개의 출력상태가 서로 같은 주기(T2,T4)가 2회 카운트되었는지를 확인하는 확인부 2를 포함하여 구성되는 것을 특징으로 하는 비대칭 출력 아날로그 IC의 시간 측정장치.
  2. 제1항에 있어서, 확인부 1,2은 상기 카운터 1,2의 출력을 입력받아 절대시간을 측정하는 익스클루시브 오아게이트와, 상기 카운터 1,2의 출력의 하위 2비트를 입력받아 허용오차시간을 측정하는 익스클루시브 노아게이트와, 상기 익스클루시브 오아게이트와 익스클루시브 오아게이트를 입력받아 논리합하는 오아게이트와, 상기 오아게이트의 출력을 입력받아 카운트하여 아날로그 클럭 IC의 출력중 상태가 서로 다른 주기(T1,T3)와 출력상태가 서로 같은 주기(T2,T4)가 2회카운트 되었는지를 각각 확인하는 카운터 3, 4와, 상기 카운터 3, 4의 출력에 따라 동작하여 아날로그 클럭 IC의 각 출력주기가 허용오차 범위내에 존재하는지를 각각 표시하는 발광다이오드를 포함하여 구성되는 것을 특징으로 하는 비대칭 출력 아날로그 클럭 IC의 시간 측정장치.
KR1019910002367A 1991-02-12 1991-02-12 비대칭 출력 아날로그 클럭 ic의 시간 측정장치 KR930006656B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910002367A KR930006656B1 (ko) 1991-02-12 1991-02-12 비대칭 출력 아날로그 클럭 ic의 시간 측정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910002367A KR930006656B1 (ko) 1991-02-12 1991-02-12 비대칭 출력 아날로그 클럭 ic의 시간 측정장치

Publications (2)

Publication Number Publication Date
KR920017356A KR920017356A (ko) 1992-09-26
KR930006656B1 true KR930006656B1 (ko) 1993-07-22

Family

ID=19311051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002367A KR930006656B1 (ko) 1991-02-12 1991-02-12 비대칭 출력 아날로그 클럭 ic의 시간 측정장치

Country Status (1)

Country Link
KR (1) KR930006656B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230036210A (ko) 2021-09-07 2023-03-14 최환석 장식용 고리를 성형하는 프레스 금형 유니트

Also Published As

Publication number Publication date
KR920017356A (ko) 1992-09-26

Similar Documents

Publication Publication Date Title
JP2006502626A (ja) パルス幅変調アナログデジタル変換
CN87100875A (zh) 将电信号变换成比例频率的方法及装置
KR930006656B1 (ko) 비대칭 출력 아날로그 클럭 ic의 시간 측정장치
US3958182A (en) Electronic circuit for supplying energizing pulses of predetermined duration to an electric motor
US4117476A (en) Digital-to-analog converter
US4973962A (en) Signal level detect circuits
JPH0923145A (ja) 多チャンネルパルス幅変調回路
US3962701A (en) Coded counting sequence and logic implementation thereof to drive a display pattern
KR20000070087A (ko) 반도체 집적 회로, 동작 상태 검출기 및 전자 기기
EP0222021A1 (en) D/a converter
US4070664A (en) Key controlled digital system having separated display periods and key input periods
US6542009B2 (en) Signal hold circuit
US4958159A (en) Digital-to-analog converter
KR0168082B1 (ko) 디지탈 펄스폭변조신호 발생장치
SU1290517A1 (ru) Счетное устройство
KR850000793B1 (ko) 다이얼 펄스메모리 전화기의 동작검사 회로
KR940003007B1 (ko) 브러쉬리스 dc모터 제어용 pwm 펄스 발생장치
KR910009812B1 (ko) Pwm신호를 이용한 아날로그신호 세기 표시방법
JPH0115837B2 (ko)
KR940005143B1 (ko) 디지탈 서보의 pwm 구동장치
SU1742812A1 (ru) Указатель экстремума
KR920000519Y1 (ko) 인버터의 데드타임 보상회로
RU2160904C1 (ru) Счетчик ампер-часов
RU8546U1 (ru) Генератор импульсов
SU1213525A1 (ru) Формирователь длительности импульсов

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee