KR930006242Y1 - Blanking circuit for tv - Google Patents
Blanking circuit for tv Download PDFInfo
- Publication number
- KR930006242Y1 KR930006242Y1 KR2019880015004U KR880015004U KR930006242Y1 KR 930006242 Y1 KR930006242 Y1 KR 930006242Y1 KR 2019880015004 U KR2019880015004 U KR 2019880015004U KR 880015004 U KR880015004 U KR 880015004U KR 930006242 Y1 KR930006242 Y1 KR 930006242Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- circuit
- blanking
- signal
- potential
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
제3도는 본 고안의 각부 파형도.3 is a waveform diagram of each part of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
5 : 미분회로 Q1, Q2, Q3 : 트랜지스터5: differential circuit Q1, Q2, Q3: transistor
C1, C2 : 콘덴서 D1, D2 : 다이오드C1, C2: condenser D1, D2: diode
R1-R6 : 저항 FBT : 플라이백 트랜스R1-R6: Resistance FBT: Flyback Trans
본 고안은 플라이백트랜스가 사용되고 음극선관(CRT)에 화면을 재생시키는 모니터나 텔레비젼 등에서 사용되는 귀선소거 회로에 관한 것이다.The present invention relates to a blanking circuit used in a monitor, a television, or the like, in which a flyback transformer is used and a screen is reproduced in a cathode ray tube (CRT).
일반적으로 텔레비젼이나 모니터등 음극선관을 사용하는 기기에서는 귀선소거회로가 꼭 필요하게되나 종래에는 이러한 귀선소거 회로를 제1도에서와 같이 구성시켜 주므로써 보다 정확한 귀선소거 신호를 얻지 못하여 수평 주파수 30KHZ 이상의 고품위 모니터등에는 사용할 수 없는 단점이 있었다.In general, in case of using a cathode ray tube such as a TV or a monitor, a blanking circuit is absolutely necessary, but conventionally, such a blanking circuit is constructed as shown in FIG. 1, so that a more accurate blanking signal cannot be obtained. There was a disadvantage that can not be used in high-quality monitors.
즉 제1도에서와 같이 플라이백트랜시(FBT)에서 인가되는 귀선소거 신호를 수평 출력 트랜지스터(Q1)에서 직접 콘덴서(C1)로 커플링하고 콘덴서(C2)와 다이오드(D1)로 이를 검파한후 저항(R1-R4)으로 분배하고 트랜지스터(Q2)를 통하여 공지의 비데오 앰프 트랜지스터(Q3)에 인가되게 구성하였다.That is, as shown in FIG. 1, the blanking signal applied from the flyback transceiver FBT is directly coupled from the horizontal output transistor Q 1 to the capacitor C 1 , and the capacitor C 2 and the diode D 1 . After detecting this, the resistors were distributed to the resistors R 1 -R 4 and applied to the known video amplifier transistor Q 3 through the transistor Q 2 .
따라서 비데오 앰프 트랜지스터(Q3)에 인가되는 귀선소거신호는 잡음이나 수직 펄스에 의한 영향을 배제 시키지 못하여 정확한 귀선소거 신호로 인가되지 못하게 되므로 이러한 귀선소거회로는 주파수 특성이 좋지 않은 모니터등에만 사용되며 수평주파수가 높은 고품위 모니터등에서는 사용할 수 없는 단점이 있는 것이었다.Therefore, the blanking signal applied to the video amplifier transistor (Q 3 ) does not exclude the influence of noise or vertical pulses and thus cannot be applied as an accurate blanking signal, so this blanking circuit is used only for monitors with poor frequency characteristics. There was a disadvantage that can not be used in high-quality monitors with high horizontal frequency.
본 고안은 이와 같은 점을 감안하여 귀선소거 신호 입력 파형을 일정 직류 전위로 변환시키고 미분회로겸 바이어스 회로를 통하여 트랜지스터에서 증폭되게 한후 파형 간섭 방지용 다이오드를 통하여 비데오 앰프 트랜지스터로 출력되게 한것으로써 잡음이나 수직 펄스등에 영향을 받지않는 귀선소거 신호를 인가시킬수 있어 고품위 모니터등에 사용할수 있는 것이다.In view of the above, the present invention converts the retrace signal input waveform into a constant DC potential, amplifies it in a transistor through a differential circuit and a bias circuit, and then outputs it to the video amplifier transistor through a waveform interference prevention diode. It can be applied to high-definition monitor because it can apply the return signal which is not affected by the pulse.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제2도는 본 고안의 회로도로써 플라이백트랜스에서 인가되는 귀선소거 신호는 전원(Vcc)이 인가되는 저항(R1)(R2)을 통하여 일정 직류 전위를 갖게 구성하고 일정직류 전위를 갖는 귀선소거 신호는 콘덴서(C1)와 저항(R4)으로 구성된 미분회로(5)에서 미분되어 진후 고전압 방지용 다이오드(D1) 및 바이어스용 저항(R3)(R5)이 연결된 트랜지스터(Q2)를 통한후 전류 제한용 저항(R6)과 파형 간섭 방지용 다이오드(D2)를 통하여 공지의 비데오 앰프 트랜지스터(Q3)에 인가되기 구성한 것이다.FIG. 2 is a circuit diagram of the present invention, and the blanking signal applied from the flyback transformer is configured to have a constant DC potential through a resistor R 1 (R 2 ) to which a power supply Vcc is applied, and has a constant DC potential. The signal is differentiated in a differential circuit 5 composed of a capacitor C 1 and a resistor R 4 , and then a transistor Q 2 connected with a high voltage protection diode D 1 and a bias resistor R 3 R 5 . After applying through the current limiting resistor (R 6 ) and the waveform interference prevention diode (D 2 ) is configured to be applied to a known video amplifier transistor (Q 3 ).
이때 도면중 미설명 부호 C2는 잡음 제거용 콘덴서이다.At this time, reference numeral C 2 in the drawings is a noise removing capacitor.
즉 본 고안은 귀선 소거신호를 일정 직류 전위로 설정해 주기 위한 전압 분배용 저항(R1)(R2)과 미분회로(5)를 겸한 바이어스회로 및 과전압 방지 다이오드(D1)의 잡음 제거용 콘덴서(C2)가 연결된 트랜지스터(Q2)를 통하여 증폭되게 한후 파형간섭 방지용 다이어드(D2)를 통하여 공지의 비데오 앰프 트랜지스터(Q3)에 인가되기 구성한 것이다.In other words, the present invention provides a noise canceling capacitor of a bias circuit and an overvoltage protection diode (D 1 ), which serve as a voltage distribution resistor (R 1 ) (R 2 ) and a differential circuit (5) for setting the blanking signal to a constant DC potential. The C 2 is amplified through the connected transistor Q 2 and then applied to the known video amplifier transistor Q 3 through the waveform interference prevention diode D 2 .
이와 같이 구성된 본 고안은 수평 주파수30KHZ 이상의 고품위 모니터에서 귀선소거 신호의 정확도를 갖추어 주기 위한 회로로써 그 작용 효과도 다음과 같다.The present invention configured as described above is a circuit for achieving the accuracy of the blanking signal in a high-quality monitor with a horizontal frequency of 30KHZ or higher.
플라이백트랜스에서 인가되는 귀선소거 신호는 입력 파형의 일정 직류 전위를 갖추기 위한 전압 분배용 저항(R1)(R2)을 통하여 제3a도에서와 같이 파형의 전위가 결정되게 되며 이러한 제3a도에서와 같은 파형은 콘덴서(C1)와 저항(R4)으로 구성된 미분회로(5)에서 미분되어 제3b도에서와 같은 파형으로 트랜지스터(Q2)의 바이러스에 인가되게 된다.The return cancellation signal applied from the flyback transformer is to determine the potential of the waveform as shown in FIG. 3a through the voltage divider resistor R 1 (R 2 ) to have a constant DC potential of the input waveform. The waveform as shown in FIG. 3 is differentiated in the differential circuit 5 composed of the capacitor C 1 and the resistor R 4 and applied to the virus of the transistor Q 2 in the waveform as shown in FIG.
이때 트랜지스터(Q5)의 베이스에 연결된 과전압 방지 다이오드(D1)는 귀선소거신호 레벨이 전원전압(Vcc)이상 상승되는 것을 방지해 주며 또한 귀선소거 신호를 순방향 전위까지 올려 전원(Vcc)이 12V일 경우 11.4V까지 설정해 주게 된다.At this time, the overvoltage protection diode D 1 connected to the base of the transistor Q 5 prevents the retrace signal level from rising above the power supply voltage Vcc and also raises the retrace signal to the forward potential to increase the power supply Vcc to 12V. In this case, it sets up to 11.4V.
그리고 저항(R5)을 통하여 트랜지스터(Q2)의 에미터측에 인가되는 전위보다 바이어스용 저항(R3)(R4)(R5)에 의해 분배된 귀선소거 신호 레벨이 적을 경우에는 PNP형 트랜지스터(Q2)가 '턴온'된다.If the retrace signal level distributed by the bias resistors R 3 , R 4 , and R 5 is smaller than the potential applied to the emitter side of the transistor Q 2 through the resistor R 5 , the PNP transistor is used. (Q 2 ) is 'turned on'.
즉 제3b도에 빗금친 부분으로 표시된 영역, (이는 트랜지스터(Q2)의 에미터 전위보다 베이스 전위가 낮은 영역을 나타낸다)에서 트랜지스터(Q2)는 '턴온'되게 된다.Figure 3b that is to be the area indicated by the hatched part in (which transistor (Q 2) indicates that the emitter base potential lower than the potential of the area) from the transistor (Q 2) is "turned on."
따라서 트랜지스터(Q2)가 '턴온'될때마다 트랜지스터(Q2)의 콜렉터측에는 제3c도에서와 같은 하이레벨의 귀선소거 신호를 얻을수 있는 것이다.Therefore, whenever transistor Q 2 is 'turned on', a high level retrace signal as shown in FIG. 3C can be obtained on the collector side of transistor Q 2 .
이때 트랜지스터(Q2)의 에미터에 연결된 콘덴서(C2)는 트랜지스터(Q2)가 동작될 때 잡음을 최소한으로 줄이는 커플링 콘덴서의 역할을 하게 된다.In this case connected to the emitter of the transistor (Q 2) the capacitor (C 2) is to act as a coupling capacitor to reduce noise to a minimum when the transistor (Q 2) to be acted upon.
또한 트랜지스터(Q2)의 콜렉터측으로 출력된 제3c도에서와 같은 파형은 전류 제한용 저항(R6)과 파형 간섭방지용 다이오드(D2)를 통하여 공지의 비데오 앰프 트랜지스터(Q3)에 인가되므로써 음극선관(CRT)의 귀선을 소거시켜 주게 된다.In addition, the waveform shown in FIG. 3C output to the collector side of transistor Q 2 is applied to the known video amplifier transistor Q 3 through the current limiting resistor R 6 and the waveform interference prevention diode D 2 . The return of the cathode ray tube (CRT) is eliminated.
이와 같이 본 고안은 플라이백 트랜스에서 인가된 귀선소거신호를 일정 직류 전위로 갖추어 준후 미분회로에서 미분시켜 잡음 제거용 콘덴서 및 과전압 방지용 다이오드가 연결된 증폭용 트랜지스터에서 비데오 앰프 트랜지스터에 인가되게한 것이다.In this way, the present invention is provided with a return DC signal applied from the flyback transformer at a constant DC potential and then differentiated in a differential circuit so as to be applied to a video amplifier transistor from an amplifier transistor connected with a noise removing capacitor and an overvoltage protection diode.
따라서 본 고안 회로는 통하여 비데오 앰프 트랜지스터에 인가되는 귀선소거 신호는 잡음에 의한 영향과 수직 펄스에 의한 영향을 받지않는 깨끗한 신호를 인가시켜 줄수 있는 것이다.Therefore, the blanking signal applied to the video amplifier transistor through the circuit of the present invention can apply a clean signal which is not affected by the noise and the vertical pulse.
그러므로 정확한 귀선 소거 신호를 얻을수 있어 수평 주파수가 높은 고품위 모니터등에 사용되어 음극선관의 귀선을 깨끗이 소거시켜줄수 있는 효과가 있는 것이다.Therefore, the accurate blanking signal can be obtained and used for high-quality monitors with high horizontal frequency, so that the blank of the cathode ray tube can be cleared.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880015004U KR930006242Y1 (en) | 1988-09-08 | 1988-09-08 | Blanking circuit for tv |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880015004U KR930006242Y1 (en) | 1988-09-08 | 1988-09-08 | Blanking circuit for tv |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900007690U KR900007690U (en) | 1990-04-04 |
| KR930006242Y1 true KR930006242Y1 (en) | 1993-09-15 |
Family
ID=19279266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880015004U KR930006242Y1 (en) | 1988-09-08 | 1988-09-08 | Blanking circuit for tv |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006242Y1 (en) |
-
1988
- 1988-09-08 KR KR2019880015004U patent/KR930006242Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900007690U (en) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179320A (en) | Signal adaptive beam scan velocity modulation | |
| KR930006242Y1 (en) | Blanking circuit for tv | |
| US5313294A (en) | Beam current limiting arrangement having a peak amplitude, responsive threshold | |
| US3236946A (en) | Transistor noise gate with noise cancellation by collector to base signal conductor | |
| JP2000196973A (en) | Pulse correcting device for display system | |
| JPH0617361Y2 (en) | Blanking circuit | |
| KR910003678Y1 (en) | Blanking signal eliminating circuit for monitor | |
| JP3246674B2 (en) | Blanking circuit | |
| KR890007188Y1 (en) | Noise pulse minimizing circuit of video signals | |
| KR100752991B1 (en) | Video Imaging Apparatus | |
| KR0126762Y1 (en) | Line discolor/electromagnetic interaction inhibit circuit | |
| KR900008273Y1 (en) | Automatic control circuit for television screen | |
| JPS6157752B2 (en) | ||
| KR960004977Y1 (en) | Dynamic focus output circuit | |
| KR900009591Y1 (en) | Blanking circuit for monitor | |
| JPH0134456Y2 (en) | ||
| KR940001624Y1 (en) | Video signal output circuit | |
| KR910001471Y1 (en) | Picture size restriction circuit for multi-scan monitor | |
| US3507994A (en) | Television retrace blanking circuits | |
| KR880000408Y1 (en) | Synchronizing detachment of monitor | |
| KR200317543Y1 (en) | Video blanking signal supply circuit | |
| KR910006645Y1 (en) | Brown tube protecting circuit | |
| JPS6017971Y2 (en) | Contour compensation device using scanning velocity modulation | |
| KR890009421Y1 (en) | Black level correcting circuits | |
| JP2537959B2 (en) | Video signal amplitude limiter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |