KR890009421Y1 - Black level correcting circuits - Google Patents
Black level correcting circuits Download PDFInfo
- Publication number
- KR890009421Y1 KR890009421Y1 KR2019860011953U KR860011953U KR890009421Y1 KR 890009421 Y1 KR890009421 Y1 KR 890009421Y1 KR 2019860011953 U KR2019860011953 U KR 2019860011953U KR 860011953 U KR860011953 U KR 860011953U KR 890009421 Y1 KR890009421 Y1 KR 890009421Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- black level
- voltage
- circuit
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제 2 도는 본 고안의 구동 상태도.2 is a driving state diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 편향부 1 : 영상증폭부10: deflection unit 1: image amplification unit
3 : 편향회로의 귀선소거펄스 4 : 페데스탈 클램프부3: Return clear pulse of deflection circuit 4: Pedestal clamp part
5 : 정류부 Q1, Q2, Q3: 트랜지스터5: rectifier Q 1 , Q 2 , Q 3 : transistor
ZD1, ZD2: 제너다이오드 R1, R2, R3: 저항ZD 1 , ZD 2 : Zener Diodes R 1 , R 2 , R 3 : Resistance
본 고안은 텔레비젼의 화면 조정회로에 있어서, 화면의 밝기에 따라 페데스탈 클램프의 전위차를 증감시킴으로써 선명한 화면을 제공할 수 있도록 한 흑 레벨보정 회로에 관한 것이다.The present invention relates to a black level correction circuit in a television screen adjustment circuit that can provide a clear screen by increasing or decreasing the potential difference of the pedestal clamp in accordance with the brightness of the screen.
따라서 종래에는 브라운관의 비임 전류가 텔레비젼 화면의 밝이에 따라 변하는 것을 착안하여 비임 전류의 변화를 검출하고 검출된 전압으로 페데스탈 클램프 회로의 전압을 제어하므로써 텔레비젼 화면이 전체적으로 윤곽이 뚜렷하게 보이도록 하는 방법은 사용하고 있었다.Therefore, conventionally, the beam current of the CRT is changed according to the brightness of the television screen, so that a change in the beam current is detected and the voltage of the pedestal clamp circuit is controlled by the detected voltage so that the television screen is clearly outlined as a whole. I was using
그러나 비임전류의 변화를 검출하여 페데스탈 클램프 전압을 제어하는 기술적인 구성이 쉽지 않고 또한 회로구성상의 복잡함이 있는 것이었다.However, the technical configuration of controlling the pedestal clamp voltage by detecting a change in beam current is not easy and there is a complicated circuit configuration.
이와 같은 점을 감안하여 본 고안에서는 편향회로의 귀선 소거펄스를 사용하여 귀선 소거 기간에 페데스탈 클램프의 전위차를 화면의 밝기에 따라 증감시켜 주므로써 화면의 명암이 조절되어 윤곽이 뚜렷한 화상을 재현하는 동시에 회로의 단순화를 기할 수 있는 흑레벨 보전 회로를 제공하고자 하는 것으로 영상증폭부 및 편향회로의 귀선 소거펄스 출력이 각각 트랜지스터와 정류부를 통하여 페데스탈 클램프부의 전위를 제어하게 구성시킨 것이다.In view of the above, the present invention uses a blanking pulse of the deflection circuit to increase or decrease the potential difference of the pedestal clamp according to the brightness of the screen during the blanking period, thereby controlling the contrast of the screen to reproduce a clear image. In order to provide a black level maintenance circuit capable of simplifying the circuit, a blanking pulse output of the image amplifier and the deflection circuit is configured to control the potential of the pedestal clamp unit through the transistor and the rectifier, respectively.
이와 같은 본 고안을 첨부 도면에 의하여 그 구성 및 작용효과를 상세히 설명하면 다음과 같다.When the present invention as described in detail the configuration and effect by the accompanying drawings as follows.
제 1 도는 본 고안의 회로도로써 제너다이오드(ZD1) 및 코일(L)을 통하여 영상증폭부(1)의 영상신호 출력은 인가시키고 제너다이오드(ZD2)를 통하여 편향회로의 귀선 소거펄스(3)가 인가되게 구성된 편향부(10)에 있어서, 상기 영상증폭부(1)의 영상신호가 버퍼용 트랜지스터(Q1)를 통하여 출력되게 구성하고 또한 편향회로의 귀선 소거펄스(3)는 저항(R4)(R5)을 통하여 트랜지스터(Q2)의 구동을 제어하게 구성하되 상기 트랜지스터(Q1)의 에미터측에 트랜지스터(Q2)의 콜렉터측을 연결 구성한다.FIG. 1 is a circuit diagram of the present invention, and an image signal output of an image amplifier 1 is applied through a zener diode ZD 1 and a coil L, and a blanking pulse 3 of a deflection circuit is applied through a zener diode ZD 2 . In the deflection unit 10 configured to be applied, the image signal of the image amplification unit 1 is configured to be output through the buffer transistor Q 1 , and the blanking pulse 3 of the deflection circuit is a resistor ( The driving of transistor Q 2 is controlled through R 4 ) (R 5 ), and the collector side of transistor Q 2 is connected to the emitter side of transistor Q 1 .
그리고 트랜지스터(Q2)의 에미터 출력은 다이오드(D3)와 콘덴서(C2)로 구성된 정류부(5)를 통하여 트랜지스터(Q3)의 구동을 제어하게 구성하고 트랜지스터(Q3)의 에미터 출력은 저항(R8)(R9)과 콘덴서(C3)를 통하여 페데스탈 클램프부(4)의 페데스탈 클램프 전압으로 인가되게 구성한 것이다.The emitter output of the transistor Q 2 is configured to control the driving of the transistor Q 3 through a rectifier 5 composed of a diode D 3 and a capacitor C 2 and emitter of the transistor Q 3 . The output is configured to be applied to the pedestal clamp voltage of the pedestal clamp portion 4 through the resistors R 8 (R 9 ) and the capacitor C 3 .
이와같이 구성된 본 고안에서 먼저 영상증폭부(1)의 영상신호 출력은 제어다이오드(ZD1)와 코일(L)을 통하여 일정 전압의 신호 레벨로 저항(R1)(R2)이 연결된 버퍼용 트랜지스터(Q1)를 통한후 정류부(5)로 출력되게 되며 이러한 영상신호 출력은 편향회로의 귀선소거 펄스(3)인가에 따라 트랜지스터(Q2)의 「온-오프」로 그 출력이 제어되게 된다.In the present invention configured as described above, the image signal output of the image amplifier 1 is a buffer transistor having a resistor R 1 (R 2 ) connected to a signal level of a predetermined voltage through the control diode ZD 1 and the coil L. After output through (Q 1 ) to the rectifier (5), the output of this video signal is controlled by the "on-off" of the transistor (Q 2 ) according to the application of the return pulse (3) of the deflection circuit. .
즉 편향회로의 귀선 소거 펄스(3)가 제 2(b) 도에서와 같이 인가되게 되면 제너다이오드(ZD2)를 통하여 저항(R4)(R5)으로 분압하여 트랜지스터(Q2)의 베잇에 바이어스 전압을 인가시킴으로써 트랜지스터(Q2)의 「온-오프」를 제어하게 된다.That is, when the blanking pulse 3 of the deflection circuit is applied as shown in FIG. 2 (b), the transistor Q 2 is divided by the resistor R 4 and R 5 through the zener diode ZD 2 . The on-off of the transistor Q 2 is controlled by applying a bias voltage to the transistor Q 2 .
즉 편향회로의 귀선 소거 펄스(3)에 의하여 저항(R4)(R5)으로 분배된 전압이 트랜지스터(Q2)를 '턴온'시키게 되면 전원(B+)이 저항(R6)을 통하여 '턴온'된 트랜지스터(Q2)의 콜렉터와 에미터측으로 흘러 접지되므로 다이오드(D3) 및 콘덴서(C2)로 구성된 정류부(5)의 출력은 거의 0V에 가깝게 되어 버린다,That is, when the voltage divided by the resistor R 4 and R 5 by the blanking pulse 3 of the deflection circuit causes the transistor Q 2 to 'turn on', the power source B + is supplied through the resistor R 6 . Since the ground of the 'turned on' transistor Q 2 flows to the collector and the emitter side, the output of the rectifier 5 composed of the diode D 3 and the capacitor C 2 is nearly 0V.
이같은 정류부(5)의 0V 출력전압에 의하여 저항(R7)이 연결된 트랜지스터(Q3)를 '턴온'시킴으로써 저항(R8)(R9)과 콘덴서(C3)가 연결된 트랜지스터(Q3)의 에미터측 전압이 떨어지게 되어 결국 트랜지스터(Q3)의 에미터측에 연결된 페데스탈 클램프부(4)의 페데스탈 클램프 전압을 낮추어 주어 흑레벨을 떨어뜨리게 된다.By such a holding portion 5 of the 0V output voltage "turn-on" resistance (R 7) is connected to the transistor (Q 3) by a resistor (R 8) (R 9) and a capacitor (C 3) is connected to the transistor (Q 3) The emitter side voltage of is lowered, which lowers the pedestal clamp voltage of the pedestal clamp part 4 connected to the emitter side of the transistor Q 3 , thereby lowering the black level.
그러나 귀선소거 기간에는 펄스가(-)성분을 갖고 출력되어 저항(R4)(R5)으로 분배된 후 트랜지스터(Q2)의 베이스측에 인가되므로 트랜지스터(Q2)가 '턴오프'상태를 유지하게 되고 정류부(5)에는 저항(R6)을 통하여 전원(B+)이 인가되어 PNP트랜지스터(Q3)를 차단시키므로 트랜지스터(Q3)의 에미터측 전압이 상승하여 페데스탈 클램프부(4)의 페데스탈 클램프 전압이 증가하여 흑레벨이 상승되게 된다.However blanking period, pulses are (-) and an output having a component resistor (R 4) (R 5), the base is applied to the side because the transistor (Q 2) of the transistor (Q 2) and then distributed to the "off" state to be maintained rectifying section (5) has a resistance (R 6), the power (B +) is the applied PNP transistor (Q 3) and a cut-off because the emitter teocheuk voltage of the transistor (Q 3) raised pedestal clamping portions (4 through ), The pedestal clamp voltage is increased to increase the black level.
즉 제 2(b) 도에서와 같이 출력되는 편향회로의 귀선소거 펄스(3)에 의하여 트랜지스터(Q2)의 구동이 제어되는 것으로 트랜지스터(Q2)가 '턴온'되면 정류부(5)의 정류전압이 0V로 떨어지게 되어 트랜지스터(Q3)를 '턴온'시킴으로써 페데스탈클램프부(4)의 페데스탈 클램프 전압을 떨어뜨려 흑레벨을 낮추어 주고 트랜지스터(Q2)가 '턴오프'되면 상기와는 반대로 페데스탈 클램프 전압이 상승되어 흑레벨을 상승시키게 되는 것이다.That is, the driving of the transistor Q 2 is controlled by the retrace clear pulse 3 of the deflection circuit output as shown in FIG. 2 (b). When the transistor Q 2 is 'turned on', rectification of the rectifier 5 is performed. When the voltage is dropped to 0V by "turning on" the transistor (Q 3) drop the pedestal clamping voltage of the pedestal clamping part (4) to give lowering the black level, and the transistor (Q 2), the "turn-off" the on the contrary pedestal The clamp voltage is increased to raise the black level.
따라서 편향회로의 귀선소거 펄스(3)를 이용하여 직류를 재생시키는 정류부(5)의 직류 출력 전압을 제어해주어 흑레벨을 증감시켜 주므로써 화면을 밝기에 관계없는 일정 레벨의 흑레벨을 제공할 수 있는 것이다.Therefore, the black level is increased and decreased by controlling the DC output voltage of the rectifying unit 5 which reproduces the direct current by using the retrace clear pulse 3 of the deflection circuit, thereby providing a constant level of the black level regardless of brightness. It is.
또한 귀선소거 기간이외에는 편향부(10)의 영상증폭부(1)의 영상신호 출력이 제너다이오드(ZD1)와 코일(L)을 통하여 버퍼용 트랜지스터(Q1)를 구동시키는 것으로 저항(R2)을 통하여 제 2(a) 도에서와 같은 저전위 상태의 영상신호가 인가되는 순간 트랜지스터(Q1)가 턴온되어 전술한 바와 같이 정류부(5)와 트랜지스터(Q3)를 통하여 페데스탈 클램프(4)의 흑레벨을 낮추어 주게 되고 고전위 상태의 영상 신호가 인가되는 순간에는 트랜지스터(Q1)가 '턴오프'되어 정류부(5)의 전압이 상승되어 트랜지스터(Q3)를 '턴오프'시킴으로써 페데스탈 클램프부(4)의 흑레벨을 상승시켜 주게 된다.In addition to driving the video signal output to the zener diode (ZD 1) and the coil buffer transistor (Q 1) for through (L) of the video amplifier unit (1) of the deflection unit 10, other than the blanking period, the resistance (R 2 The transistor Q 1 is turned on at the moment when the low-potential image signal as shown in FIG. 2 (a) is applied, and then through the rectifier 5 and the transistor Q 3 , the pedestal clamp 4. Lowers the black level of the transistor) and when the high-potential image signal is applied, the transistor Q 1 is 'turned off' and the voltage of the rectifier 5 is raised to 'turn off' the transistor Q 3 . The black level of the pedestal clamp part 4 is raised.
즉 영상신호증폭부(1)의 영상신호가 제 2(a) 도에서와 같이 편향부(10)에 인가되고 편향회로의 귀선 소거 펄스(3)가 제 2(b) 도에서와 같이 인가되면 트랜지스터(Q1)(Q2)(Q3)의 구동과 정류부(5)의 직류 전압 출력으로 페데스탈 클램프부(4)의 페데스탈 클램프 전압을 제 2(c) 도에서와 일정하게 화면의 밝기에 따라 증감시켜 주므로써 흑레벨을 안정시켜 주어 뚜렷한 화면을 시청할 수 있는 것이다That is, when the video signal of the video signal amplifier 1 is applied to the deflection unit 10 as shown in FIG. 2 (a) and the blanking pulse 3 of the deflection circuit is applied as in FIG. 2 (b). By driving the transistors Q 1 , Q 2 and Q 3 and outputting the DC voltage of the rectifying section 5, the pedestal clamp voltage of the pedestal clamp section 4 is adjusted to the brightness of the screen consistently as shown in FIG. By increasing and decreasing it, it stabilizes the black level so that you can watch a clear picture.
이상에서와 같이 본 고안은 귀선소거 기간에는 귀선소거 펄스에 의하여 정류부가 제어되고 귀선소거 기간이외에는 영상증폭부의 출력이 정류부를 제어하여 페데스탈 클램프부의 페데스탈 클램프 전압을 화면 밝기에 따라 가감되게 하므로써 항상 일정한 흑레벨을 유지하여 윤곽이 뚜렷한 화상이 재현시킬 수 있는 동시에 간단하게 흑레벨 조정회로를 구성시킬 수 있어 일반 텔레비젼 회로에 널리 적용시킬 수 있는 이점이 있는 것이다.As described above, in the present invention, the rectifier is controlled by the retrace pulse during the retrace period, and the output of the image amplification unit controls the rectifier except the retrace period, so that the pedestal clamp voltage of the pedestal clamp unit is always adjusted according to the screen brightness. It is an advantage that it can be widely applied to general television circuits because the black level adjustment circuit can be simply configured while maintaining the level so that an image with a clear outline can be reproduced.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860011953U KR890009421Y1 (en) | 1986-08-07 | 1986-08-07 | Black level correcting circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860011953U KR890009421Y1 (en) | 1986-08-07 | 1986-08-07 | Black level correcting circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880005491U KR880005491U (en) | 1988-05-12 |
| KR890009421Y1 true KR890009421Y1 (en) | 1989-12-23 |
Family
ID=19254823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860011953U KR890009421Y1 (en) | 1986-08-07 | 1986-08-07 | Black level correcting circuits |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890009421Y1 (en) |
-
1986
- 1986-08-07 KR KR2019860011953U patent/KR890009421Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880005491U (en) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3873767A (en) | Video signal control circuit including automatic brightness and contrast control responsive to excess crt beam current | |
| RU2130235C1 (en) | Device for regulation of brightness and contrast in tv set | |
| US4369466A (en) | Video signal processing circuit | |
| KR910009882B1 (en) | Video signal processing system | |
| KR890009421Y1 (en) | Black level correcting circuits | |
| US4121252A (en) | Automatic brightness limiter circuit | |
| JPS57212871A (en) | Black level stabilizing circuit | |
| JPS59119977A (en) | Method and device for adjusting video signal black level | |
| KR930006185Y1 (en) | Automatic brightness adjusting circuit | |
| KR970006986Y1 (en) | Black level correcting circuit | |
| KR940004033Y1 (en) | Cathode voltage stabilization device for crt | |
| KR910000105Y1 (en) | Character signal overlaping circuit for television | |
| JPH079482Y2 (en) | Gamma correction circuit | |
| JP3106665B2 (en) | Cathode current detector for cathode ray tube | |
| JP2537959B2 (en) | Video signal amplitude limiter | |
| KR930007244Y1 (en) | Distortion compensating circuit for picture | |
| JP2515869B2 (en) | Video signal processing circuit | |
| KR910003956Y1 (en) | Picture screen size control circuit of two mode type display apparattus | |
| KR940002188Y1 (en) | Picture stabilization circuit for monitor | |
| KR910006192Y1 (en) | Abl compensation circuit | |
| KR910000535Y1 (en) | Dc voltage limiting circuit using damp pulse | |
| JP2501568Y2 (en) | Receiver | |
| JPH0227655Y2 (en) | ||
| JPH0636583B2 (en) | Display device | |
| KR890007089Y1 (en) | High resolution tv |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |